H.264_AVC視頻編碼變換量化核實現(xiàn)

　　2 4×4整數(shù)變換量化核的優(yōu)化設計

　　為進一步提高硬件運算速度，減少硬件開銷，設計中采用了如下優(yōu)化方法：

　　(1)在求取變換陣W=CXCT時，根據變換的對稱性，將X的列變換(矩陣左乘)與行變換(矩陣右乘)分開實現(xiàn)，把二維變換分割為兩次一維變換，并采用快速堞形算法[4]來實現(xiàn)。一維變換的快速算法實現(xiàn)如圖1所示，其中的列變換可用如下算式表示：

　　對于每列變換，需要進行8次加法和2次移位運算，而行變換則可根據矩陣轉置的性質ABT=(BAT)T，將經過列變換后的結果矩陣先進行轉置，再采用相同的變換形式運算。這樣對4×4點數(shù)據做一次變換，只需通過8×8次加法和2×8次移位運算便可完成。

(2) 針對不同運算的位寬需要，設計專用的加法器和乘法器。本文對整數(shù)變換中的加法器采用三級流水線加法器，實現(xiàn)9位加法，每級流水線完成三位超前進位加法，將邏輯延遲限制在三位加法器之內。圖2給出了9位加法器的流水線實現(xiàn)框圖。選用EPF10K10LC84-3作為適配器件，經過Synplify Pro 7.3綜合，結果表明這種加法器具有較優(yōu)的最高工作頻率和硬件開銷。如表2所示, 常規(guī)加法器的最高工作頻率為37.0MHz，消耗資源卻為28LC，而經過優(yōu)化的三級流水線加法器在消耗資源增加不多的情況下，其最高工作頻率相比常規(guī)加法器提高了257%，達到94.5MHz。