頻率為700MHz～1GHz的FSK收發(fā)器芯片MICRF500的原理
加入技術交流群
相位檢測輸出被轉換成電壓并經14腳（LDC）外電容C23的濾波后，產生的直流電壓與位Ref0－Ref5設置的基準窗口相比較。 Ref0～Ref5為1時，基準窗口在0V；Ref0～Ref5為0時，其基準窗口的直流電壓最大。另外，基準窗口能在兩者之間線性步進地上升或下降。窗口的大小可等效為2個（Ref6＝1）基準臺階或4個（Ref6＝0）基準臺階。
實現FSK有三種方法：第一種是使用VCO實現FSK調制，其對應的發(fā)射頻率將被編程在分頻器A1、N1和M1中。在TX模式，DATAIXO端保持在三態(tài)，直到開始發(fā)射數據；第二種是通過開關在A、N和M分頻器兩組之間實現，A、N和M值對應到接收頻率和兩發(fā)射頻率。發(fā)射數據“0”時，將對分頻器 A0、N0和M0進行編程；發(fā)射數據“1”時，將對分頻器A1、N1和M1進行編程；第三種則可通過加／減1到分配器A1來實現，其頻偏與比較頻率相等，發(fā)射頻率的校準可通過對A1、N1和M1進行編程來實現。所有類型的FSK調制數據都從引腳端DATAIXO輸入。
回路濾波的設計對優(yōu)化參數是很重要的，如調制速率、PLL鎖定時間、帶寬和相位噪聲等。低位率通?？烧{制在PLL內，而將回路鎖定在不同的頻率上則可通過開關分頻器（M、N和A）來實現。高調制率（超過2400bps）一般靠PLL外調制來實現，設計時通常直接加到VCO。此時，回路濾波器的值可通過軟件進行編程確定。
發(fā)射功率放大器是基本的AB類，最后一級是開集電極（OC）電路，因此應外接一負載電感（L2）。放大器的直流電流通過外接偏置電阻R14來調整。當偏置電阻值為1．5kΩ時，偏置電流為50μA。最后一級電路的偏置電流大約為15mA。
阻抗匹配與天線的類型也有很大關系，設計時可采用最大輸出功率，并在功率放大器上接一約100Ω的阻抗。輸出功率可編程為8級，每級大約相差3dB，可以通過控制字Pa2－Pa0來進行控制。
為了預防干擾信號干擾功放，功放應當緩慢的導通和截止。通過連接到24腳的電容C25可使偏置電流在限定范圍內上升或下降。上升／下降電流典型值為 1．1μA，當電源為3V時，開關速率為2．6μs／pF。由于轉換功放開關會影響PLL，所以開關速率必須與PLL帶寬相對應。
緩沖放大器通常連接到VCO和功率放大器之間。功率放大器的輸入信號可以放大到期望的輸出功率。通過設置位Gc為“0”可以旁路緩沖級。
RF接收器的低干擾放大器可利用提升輸入信號來優(yōu)化頻率轉變過程。其主要目的是為了預防混頻器干擾。LAN是一個兩級放大器，正常時，在900MHz 處可以獲得23dB的增益，LAN具有一個直流外饋環(huán)，可為LAN提供偏置。外接電容C26對所有的直流反饋環(huán)路均可起到退耦和穩(wěn)定作用。
通過設置ByLAN位為“1”可以旁路LAN，這對強信號是非常有用的。
混頻器在900MHz有12dB增益，在34、35和38、39腳中，每一路混頻器的輸出阻抗約為15kΩ。
解調器解調出來的信號的頻偏必須永遠比頻漂大，且至少等于波特率加上頻漂。
限幅器是一個零點檢波器，其輸出為與I－Q相位差相對應的值，波形是邊緣陡峭的方波。
解調器的作用是解調I和Q信道輸出并產生數字量輸出，同時可用來檢測I和Q信道信號之間的相位差。對于I信道，在限幅器輸出的每一個邊沿（上升沿和下降沿），Q信道限幅器輸出的振幅均被采樣，反之也如此。解調器的輸出通過DATAIXO引腳來實現。數據輸出被IF信號每周期更新四次。如果I信道信號滯后于Q信道，FSK調制頻率將位于LO頻率上方（數據“1”），而如果I信道超前Q信道，則FSK調制頻率將位于LO頻率下方（數據“0”）。
解調器的輸入和輸出通過一階RC低通濾波器濾波并經過斯密特觸發(fā)器放大來產生方波。在低位率時，增加引腳18的電容（DATAC）可以減少RX數據信號濾波器的帶寬。濾波器的帶寬必須根據位率來進行調整，這個功能一般通過RXFilt位來控制。
RSSI（接收信號強度指示）電路的輸出與代表RF輸入信號強弱的直流電壓相對應。當接收到的RF輸入信號使RSSI輸出增加時，RSSI將作為信號的有無指示器而用于喚醒電路。無信號時，電路將處于睡眠模式以長電池壽命。
在編程時，可用兩線（CLKIN和REGIN）式總線來編程電路，兩線串行總線接口可以控制分頻器、選擇TX的功率和RX以及合成器電路功能塊，其接口由一個80位編程寄存器組成。數據和第一有效位從REGIN線進入，第一位輸入為P1，最后一位輸入為P80。程序寄存器中的位安排如表2所列。本文引用地址：http://www.2s4d.com/article/188749.htm
當CLKIN信號為高電平時，80位控制字首先讀入移位寄存器，然后通過REGIN信號（正的或負的）裝入并行寄存器。其接收和發(fā)射模式可由電路直接指定。圖3所示是MICRF500中CLKIN、REGIN、內部LOAD、INT和PA－C信號的時序圖。
圖3中，在時序1時，倒數第二位數據被時鐘信號裝入移位寄存器（‘1’）；在時序2時，最后一位數據被時鐘信號裝入移位寄存器（‘1’）；時序3時，通過REGIN信號的轉換可產生一內部裝入脈沖，并將控制字裝入并行寄存器，從而使電路進入新的模式（TX模式），并穩(wěn)定在這種新模式。在時序4時，如果時鐘信號變低，功放將慢慢開啟以使RF輸出信號最小。在PA開啟前，PLL處于可靠的鎖定狀態(tài)。而在LOCKDET被設置后，PA開啟。時序5時，功率放大器將滿負荷開啟。時序6時，一個新的控制字進入移位寄存器。當CLKIN為高時，REGIN信號發(fā)生跳變以關閉功率放大器。時序7時，功放關閉以產生內部裝入脈沖，并將新控制字裝入并行寄存器，從而使電路進入一個新的模式（節(jié)電模式），但CLKIN必須在產生內部裝入脈沖后變低。當CLKIN為高時， REGIN上將不會出現跳變，此時，新的控制字在任何時間內，都不影響收發(fā)器操作，它將按照自己的方式按時進 入移位寄存器。
評論