基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì) 作者: 時(shí)間:2009-12-21 來(lái)源:網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對(duì)面交流海量資料庫(kù)查詢(xún) 收藏 3.3 數(shù)碼管動(dòng)態(tài)顯示IP核Verilog HDL程序編寫(xiě) 用硬件描述語(yǔ)言Verilog HDL編寫(xiě)程序完成設(shè)計(jì)。本文引用地址:http://www.2s4d.com/article/188448.htm 上一頁(yè) 1 2 3 下一頁(yè)
評(píng)論