法拉電容在RAM數據保護中的應用

　　(1) 主控制程序

　　上電進行必要的CPU初始化后，檢查正常掉電標志和RAM Check Sum計算檢查，以確認RAM中數據是否正常。如果正常，就進行掉電前的現場恢復。其主程序流程框圖如圖2所示。

　　(2) 掉電中斷處理程序

　　CPU收到掉電信號(PW_DN)中斷時，CPU進行掉電應急處理和保護現場，設置正常掉電標志，保存RAM Check Sum計算結果，以備上電時檢查RAM數據是否被破壞。其流程框圖如圖3所示。

　　圖3　 掉電中斷處理流程

　　圖4　 定時中斷處理流程

　　(3) 定時中斷處理程序

　　看門狗定時器電路需要在每1.6 s內清零，在定時中斷處理程序中調用看門狗清零子程序。定時中斷時間要設在1.6 s以內，例如100 ms。定時中斷處理流程框圖如圖4所示。

　　結語

　　在本應用實例中，經測試，掉電后RAM數據后備時間是10～14天，且數據可靠，系統運行穩(wěn)定。顯然，選擇更大容值的法拉電容將有更長的后備時間。在控制系統的產品設計中，為提高產品的可靠性、降低成本、增強產品在市場上的競爭力，本文提供的方案具有參考價值。