高性能SERDES及其在CPRI接口的應用分析
表1 E.6.LV, E.12.LV and E.24.LV發(fā)送器AC定時規(guī)格 (參考資料CPRI Specification V2.0)
特性 | 符號 | 范圍 | 單位 | 注釋 | |
Min | Max | ||||
輸出電壓 | Vo | -0.40 | 2.30 | Volts | |
差分輸出電壓 | VDIFFPP | 800 | 1600 | mV,p-p | |
確定性抖動 | JD | 0.17 | UI | ||
總抖動 | JT | 0.35 | UI | ||
單位間隔 E.6.LV | UI | 1/614.4 | 1/614.4 | ?s | +/- 100 ppm |
單位間隔 E.12.LV | UI | 1/1228.8 | 1/1228.8 | ?s | +/- 100 ppm |
單位間隔 E.24.LV | UI | 1/2457.6 | 1/2457.6 | ?s | +/- 100 ppm |
在CPRI接口的實現(xiàn)中,TLK3132完成高性能的串/并、并/串轉換,以及CPRI幀的同步和8B/10B編解碼,即CPRI接口物理層的相關功能實現(xiàn)。
3.2應用例子
根據(jù)前面關于TLK3132的器件特點分析和CPRI接口介紹,TLK3132可以很好地滿足CPRI接口的應用要求,圖8是TLK3132在CPRI鏈路中的一個典型功能框圖:TLK3132接收來自光電轉換后的高速串行電信號,經(jīng)串并轉換后,提取相應控制字符和有效字符并進行8B/10B解碼,送給ASIC或FPGA進行CPRI解幀處理;同時,也接收來自ASIC/FPGA的CPRI幀信號,進行相應的8B/10B編碼后送給SERDES Core完成并串轉換。
在該電路中,TLK3132恢復時鐘送給PLL作為參考時鐘,同時其參考時鐘又來自PLL的輸出時鐘。為保證內部CDR可靠工作,TLK3132要求參考時鐘跟輸入高速串行數(shù)據(jù)的頻偏控制在+/-200PPM以內,因此外圍PLL在失鎖情況下,必須保證本地振蕩器的自由振蕩頻率要足夠穩(wěn)定,通常建議采用基于壓控晶振的時鐘方案。
圖8 TLK3132在CPRI接口的典型應用
下面例子說明如何通過MDIO設置TLK3132相關寄存器的軟件配置。假設:CH0和CH1通道串行速率分別為1228.8Mbps和2457.6Mbps、并行接口采用SDR接口并工作在NBI模式、使能內部8B/10B編解碼器、差分參考輸入122.888MHz時鐘,內部抖動濾除鎖相環(huán)關閉,則在TI的TLK3132評估板上參考軟件配置如下。
START
CLAUSE 22 //選擇CLAUSE 22模式
SETPHYADD(00) //選擇物理地址0
WRITE(00, 8000) //軟件復位芯片,即對所有寄存器進行復位
READ(11, 3590, FFFF) // 驗證MDIO 功能是否正常
WRITE(1E, 9100) //把0x3FF0寫入0x9100寄存器,差分參考輸入作為SERDES Core的參考時鐘
WRITE(1F, 3FF0)
WRITE(1E, 9000) //高頻倍頻器的倍頻系數(shù)設為10
WRITE(1F, 1515)
WRITE(1E, 9001) //設置CH0為1/2速—1228.8Mbps、CH1為全速—2457.6Mbps
WRITE(1F, 6060)
WRITE(10, 8400) //并行接收時鐘選擇各自通道的恢復時鐘
WRITE(11, B197) //并口為SDR且工作在NBI模式、上升沿打數(shù)據(jù)、8B/10B使能
WRITE(1E, 9002) //設置CH0通道接收為交流耦合、自適應均衡
WRITE(1F, 1005)
WRITE(1E, 9004) //設置CH1通道接收為交流耦合、自適應均衡
WRITE(1F, 1005)
WRITE(1E, 900A) //設置CH0通道串行發(fā)送端的擺幅為1000mV,去加重為9.52% (0.87dB)
WRITE(1F, 0B21)
WRITE(1E, 900C) //設置CH1通道串行發(fā)送端的擺幅為1000mV,去加重為9.52% (0.87dB)
WRITE(1F, 0B21)
WRITE(10, 8C00) //數(shù)據(jù)通道復位
PAUSE(100) //等待芯片配置生效
WRITE(1E, 901B) //檢查SERDES Core內部鎖相環(huán)是否鎖定
READ(1F, 0011, 0011)
STOP
3.3實驗測試
由于串行口速率高達1228.8Mbps和2457.6Mbps,對PCB的layout提出較大的挑戰(zhàn)。同時TLK3132具有非常優(yōu)秀的損耗補償能力,可以調整最佳的去加重補償?shù)燃?,以得到最佳的信號完整性性能?p>在3.2節(jié)的例子中,反復發(fā)送K28.5字節(jié)數(shù)據(jù),實際測試到的TLK3132發(fā)送端眼圖如圖9和圖10(分別對應的串行速率為1228.8Mbps和2457.6Mbps),抖動主要來源于隨機噪聲,眼寬均在0.9UI以上,具有非常優(yōu)越的抖動性能(通過適當調整去加重能力補償傳輸線FR4的損耗,以提高SI性能)。
圖9 1228.8Mbps發(fā)送側眼圖(經(jīng)5inches FR4走線,調整了最優(yōu)的去加重補償)
圖10 2457.6Mbps發(fā)送側眼圖(經(jīng)5inches FR4走線,調整了最優(yōu)去加重補償)
4總結
TLK3132是一款低功耗、低抖動、低成本、高性能的多速率收發(fā)器,靈活的內部模塊配置功能使其廣泛地應用于高速串行通信。
為了降低無線網(wǎng)絡的組網(wǎng)成本和提高覆蓋范圍,射頻拉遠技術廣泛應用在3G網(wǎng)絡建設,可把原基站內的基帶單元和射頻單元通過標準化接口(如CPRI等)進行分離,達到一處機房多處天線配置的網(wǎng)絡布局,以減少運營商對固定機房的投資。作為CPRI接口實現(xiàn)的一個關鍵技術—高速串并/并串收發(fā)器,TLK3132提供非常優(yōu)越的SI性能、標準的8B/10B和通道同步處理、靈活的片內時鐘產(chǎn)生和分布等,完全能滿足高可靠、多速率的CPRI接口標準要求。
評論