多通道模／數(shù)轉換器AD7890與DSP的接口設計

由于AD7890-10數(shù)據(jù)電平為5 V，而TMS320F2812的I／O所能承受的電壓最高為3．3 V，因此必須對A／D轉換結果進行電平轉換，將其轉換為I／0口可承受的電壓。把5 V電平轉為3．3 V電平有多種方法。常用的有兩種。一是選用專門的電平轉換器件，如TI公司的SN74I．VTHl6245；二是把A／D轉換結果通過系統(tǒng)中CPLD的I／O口再輸出到DSP，前提是所選CPLD可承受輸入電壓為5 V，而輸出為3．3 V。本文采用后一種方法，選用的是Altera公司的EPM7128ST1100-10，給CPLD的I／O口供3．3 V電源即可滿足要求。將A／D數(shù)據(jù)通過一個CPLD的一個I／O口轉接，經軟件進行邏輯處理后輸出至DSP即可。需要注意的是，為避免噪聲干擾，AD7890的所有未用引腳不能懸空，必須接可承受范圍內的固定電平。實驗表明，特別是CLKIN引腳不能懸空，否則可能導致A／D轉換不能成功。對于AD7890-10，當未使用的輸入通道電壓值低于-12 V時會對所選其他通道的轉換造成嚴重干擾。文中采取的方法是將外部時鐘輸入引腳SCLK與內部時鐘輸入引腳CLKIN相連，可以有效去除干擾。

4 軟件讀寫實現(xiàn)
對于SPI接口而言，數(shù)據(jù)與串行時鐘脈沖是同時產生的，即只有數(shù)據(jù)線上有數(shù)據(jù)傳送時才產生時鐘脈沖。所以發(fā)送控制數(shù)據(jù)結束后，DSP收到的數(shù)據(jù)并不是真實的A／D轉換結果，但需要讀取接收緩沖寄存器數(shù)據(jù)使SPI復位。多次實驗表明，對于單次A／D轉換，在轉換結束后需要再向AD7890發(fā)送2次空控制數(shù)據(jù)0x0000，之后DSP的SPI接收緩沖寄存器中的數(shù)據(jù)才是正確的A／D轉換結果，即每次A／D采樣循環(huán)需要進行三次數(shù)據(jù)交換才能得到有效A／D轉換數(shù)據(jù)。采用查詢方式判斷數(shù)據(jù)是否發(fā)送結束，即SPI狀態(tài)寄存器SPIINT FLAG位為1時表示已完成數(shù)據(jù)發(fā)送。軟件實現(xiàn)A／D轉換的流程框圖如圖4所示。

對于AD7890-10，A／D轉換結果數(shù)據(jù)為二進制補碼格式，且包含通道數(shù)據(jù)，因此讀取結果后應根據(jù)需要對數(shù)據(jù)進行適當處理，包括屏蔽通道選擇數(shù)據(jù)和進行碼制轉換等，以便換算成系統(tǒng)所需要的數(shù)字量。為便于處理，將-10～+10 V電壓對應的碼值轉換為0～4 096。文中處理方法為：將轉換結果高四位通道數(shù)據(jù)屏蔽后，若A／D輸入為正電壓，則獲取低12位結果與0x0800相加得到處理后的數(shù)據(jù)；若A／D輸入為負電壓，則將補碼轉換成原碼后與0xF800作差獲取處理結果。
經多次測試，得到A／D轉換子程序運行時間(即一次A／D轉換總耗時)與波特率對應關系如表1所示。

從表1中可以看出，為提高轉換效率，應在可承受范圍內選擇盡可能高的波特率，但不應超過AD7890-10的上限值10 Mb／s。對文中SPI接口的實際應用表明，A／D轉換性能非常穩(wěn)定，效率較高，轉換精度高，誤差僅為±1碼，約4．88 mV。

5 結 語
用DSP的串行外設接口SPI與串行多通道A／D轉換器AD7890組成數(shù)字伺服系統(tǒng)A／D轉換功能實現(xiàn)模塊，能完成8個通道模擬量到數(shù)字量的轉換，效率較高，接口簡單，性能穩(wěn)定。通過選擇較高的波特率可以縮短數(shù)據(jù)傳輸時間，提高A／D轉換效率。當DSP提供的外部時鐘SCLK為AD7890所能承受的最高值10 MHz時，單個通道徹底完成一次A／D轉換僅需12．4μs。本文所做的接口設計為多軸數(shù)字控制系統(tǒng)的A／D轉換模塊提供了一種實用的選擇與參考。