基于DSP離散頻率編碼雷達信號的實現(xiàn)
加入技術交流群
3 波形發(fā)生
3．1 芯片簡介
TMS320F28335(TI)32位浮點數(shù)字信號處理器(DSP)芯片，擁有工作頻率達150 MHz的32位DSP內核處理器，采用哈佛總線結構。程序讀總線有22根地址線和32根數(shù)據(jù)線，數(shù)據(jù)讀寫總線都是32位。
DAC7724為4通道、12位分辨率、±10 V信號量程，建立時間10μs，±15 V供電的D／A轉換器。理想的輸入數(shù)字量與輸出模擬量之間的關系如下：
式中：N為數(shù)字量輸入；VOUT為模擬輸出；VREFL為低參考電壓；VREFH為高參考電壓。
3．2 軟件設計
3．2．1 設計思路
首先執(zhí)行局部搜索算法，得到頻率編碼序列數(shù)組n[L，N]；然后啟動定時器0，設置死循環(huán)等待中斷；在中斷服務子程序中將各時刻信號s的幅值送至DAC輸出。
3．2．2 設計流程
中斷服務子程序中可通過撥碼開關控制波形頻率個數(shù)，即從頻率編碼數(shù)組的N個頻率中選取1個，2個或全部頻率，以實現(xiàn)實時的單基、雙基、多基間轉換。其設計流程如圖5所示。本文引用地址：http://www.2s4d.com/article/150894.htm
3．2．3 波形輸出具體實現(xiàn)說明
中斷服務子程序中的波形輸出比較復雜，有必要作詳細說明。
(1)確定TIMER0的中斷周期prd_isr；
(2)確定在一個脈寬tb內輸出的點數(shù)num=tb／prd_isr；
(3)當中斷次數(shù)countnum時，波形頻率不變，信號值如下：
將其值進行D／A轉換，從第i個通道輸出，每轉換一次count加1；當中斷次數(shù)count>num時，count置零，同時j加1，轉到下一個頻率。
3．3 結果波形
N=7時的多基、雙基、單基結果波形如圖6～圖8所示。
3．4 結果分析
圖6～圖8中波形的頻率按照求得的頻率編碼n[i][j](0≤iL，0≤jN)變化，且利用撥碼開關實現(xiàn)了單、雙、多基間的轉換，達到設計要求。
4 結論
利用Matlab進行了局部搜索算法的驗證，并給出了仿真結果，結果表明解得的離散頻率編碼序列集合具有良好自相關和互相關性；然后用DSP實現(xiàn)波形發(fā)生系統(tǒng)，得到的結果符合預期設計要求。
本文給出了離散頻率編碼雷達信號的實際產(chǎn)生方法，對實際應用有較高的借鑒價值。
評論