新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于DDS+PLL技術的頻率合成器的設計

基于DDS+PLL技術的頻率合成器的設計

作者: 時間:2011-07-19 來源:網(wǎng)絡 收藏

中,AD9852采用SINGLE TONE模式,為ADF4360-7提供穩(wěn)定的10 MHz作為其參考信號源。ADF4360-7采用的分頻比尺為10,VCO輸出可通過公式(7)計算得出:
j.jpg
其中,P為前置預置分頻比,本中取P值為8。
2.3 測試結果
根據(jù)上文中對各參考部分的,通過使用示波器對各點分別進行測試。其中,經(jīng)R分頻后得到1 MHz的鑒相頻率,N計數(shù)器可用公式N=B×P+A進行計算,即設計寄存器A、B的參數(shù),就可改變N的取值。
在測試的過程中,首先測試AD9852當前所產(chǎn)生的頻率,該頻率作為鎖相環(huán)的信號源,提供的是穩(wěn)定的10 MHz信號,測試結果如圖3所示。理論輸出值為10 MHz,實際的輸出值為10.46 MHz,考慮到測量誤差等因素,該輸出頻率符合設計的要求。

本文引用地址:http://www.2s4d.com/article/150459.htm

a.JPG


的輸出頻率經(jīng)鎖相環(huán)倍頻后,從低頻信號倍頻至高頻信號,通過對750 MHz、800 MHz、850 MHz、960 MHz幾個頻率點分別進行測試。測試結果如圖4、圖5、圖6、圖7所示。測試結果均是以850 MHz做為中心頻率,每格為100 MHz作為標準,其測試結果分別為752.83MHz,798.85 MHz,851.84 MHz,960.25 MHz,均在允許的誤差范圍內。

b.JPG c.JPG



3 結束語
本文提出以產(chǎn)生的低頻點信號做為鎖相環(huán)的參考頻率源,從而通過倍頻產(chǎn)生高頻頻率的輸出的方案。在設計中,ADF4360-7芯片內部集成了VCO,節(jié)約了設計成本,且為超寬帶雷達信號的產(chǎn)生奠定了基礎。本設計方案基本得到了較好的測試結果,整個系統(tǒng)工作穩(wěn)定,性能優(yōu)良。

低通濾波器相關文章:低通濾波器原理


分頻器相關文章:分頻器原理
鑒相器相關文章:鑒相器原理
鎖相環(huán)相關文章:鎖相環(huán)原理

上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉