新聞中心

EEPW首頁 > 元件/連接器 > 設計應用 > 下一代低VCEsat雙極晶體管

下一代低VCEsat雙極晶體管

—— 低VCEsat雙極晶體管未來發(fā)展值得期待
作者: 時間:2010-10-23 來源:電子產品世界 收藏

本文引用地址:http://www.2s4d.com/article/113804.htm

  通過選擇不同的低電阻襯底,例如圖1所示的摻磷或摻砷襯底,可以大幅降低壓降中半導體部分引起的壓降所占的比例。另一個重要的影響因素是電流分布,它應在整個芯片范圍內盡可能保持均衡,并且將芯片前端金屬化的擴展電阻降至最低。對于BISS晶體管,芯片中的電流均衡分布通過一種稱為網格設計(將晶體管分成不同的柵格結構)的方法來實現(xiàn)。BISS 4晶體管采用受專利保護的雙層金屬化布局,能夠盡量提升發(fā)射極線路金屬厚度,從而將飽和電阻降至最低(參見圖2)。

  縮短開關時間:集成鉗位元件,降低擴散電容

  要在降低飽和電壓的基礎上縮短開關時間,關鍵是盡量降低開關操作中的晶體管擴散電容。這主要通過集成的寄生鉗位結構(圖3)來實現(xiàn),該設計可以避免過度驅動飽和狀態(tài)下的晶體管并有效降低晶體管的存儲時間ts。

  典型應用

  低VCEsat晶體管兼具的優(yōu)勢和低RCEsat值(可與典型MOSFET的RDSon媲美),主要滿足常規(guī)開關應用。這些應用包括驅動電壓較小的電池供電設備中的負載開關(圖4)。由于實際應用中反向電流阻斷和高能效具有決定性意義,因此比MOSFET更有優(yōu)勢。例如低VCEsat晶體管通常作為手機等產品的電源管理單元(PMU)中的電荷存儲晶體管使用。

  另外,筆記本電腦中使用低VCEsat晶體管,可以降低風扇或接口電源負載開關的損耗,延長電池使用時間。

 




  降低飽和電壓:低電阻半導體襯底、芯片金屬化結構和芯片設計



評論


相關推薦

技術專區(qū)

關閉