system generator入門筆記-System Generator是Xilinx公司進行數(shù)字信號處理開發(fā)的一種設計工具，它通過將Xilinx開發(fā)的一些模塊嵌入到Simulink的庫中，可以在Simulink中進行定點仿真，可是設置定點信號的類型，這樣就可以比較定點仿真與浮點仿真的區(qū)別。并且可以生成HDL文件，或者網(wǎng)表，可以再ISE中進行調用。
關鍵字：
Xilinx 賽靈思 Simulink
在FPGA開發(fā)中盡量避免全局復位的使用？（1）-最近幾天讀了Xilinx網(wǎng)站上一個很有意思的白皮書（white paper，wp272.pdf），名字叫《Get Smart About Reset:Think Local, Not Global》，在此分享一下心得，包括以前設計中很少注意到的一些細節(jié)。
關鍵字：
Xilinx 賽靈思
如何使用腳本對Xilinx FPGA編程-最近在做一個GUI的項目，想試著用FPGA實現(xiàn)一個簡單的GUI。硬件基本模塊和整個硬件系統(tǒng)已經完成設計，但是軟件程序上還處在調試階段，由于程序比較大，F(xiàn)PGA內部的BRAM已經完全不夠用了，只能將運行的程序放到DDR DRAM中
關鍵字：
GUI FPGA Xilinx
7 50T 入門級FPGA評估套件上手評測-FPGA即現(xiàn)場可編程門陣列，屬于可編程邏輯器件的一種。隨著工藝的進步和EDA設計工具的不斷發(fā)展，F(xiàn)PGA的門檻（學習成本和價格成本）也越來越低，目前已經成為實現(xiàn)數(shù)字系統(tǒng)的主流平臺之一。
關鍵字：
FPGA 可編程邏輯 Xilinx
參考時鐘對SERDES性能的影響-我們知道，SERDES對參考時鐘有嚴格的相位噪聲性能要求。通常，SERDES供應商會根據(jù)其SERDES采用的PLL以及CDR架構特點，以及性能數(shù)據(jù)，提出對參考時鐘的相位噪聲的具體要求。
關鍵字：
SERDES 參考時鐘 XILINX
骨灰級音響發(fā)燒友如何打造隨身DAC兼耳擴？-Chord電子產品Hugo，一種專為骨灰級音響發(fā)燒友打造的電池供電的隨身DAC兼耳擴，使用賽靈思 Spartan-6 FPGA.(使用了1/2的單元)實現(xiàn)了一個32位、26K抽頭的WTA插值濾波器，為音樂愛好者創(chuàng)建了通往音樂天堂的階梯。
關鍵字：
Spartan-6 Chord Hugo
詳細解讀Zynq的三種啟動方式(JTAG,SD,QSPI)-本文介紹zynq上三種方式啟動文件的生成和注意事項，包括只用片上RAM（OCM）和使用DDR3兩種情況。 JTAG方式 JTAG方式是調試中最常用的方式，在SDK中 在“Project Explorer”窗口工程上右鍵->Debug As->Debug Configurations可以看到以下窗口 首次打開左邊窗口中Xilinx C/C++ application(GDB)下沒有子項，這時雙擊Xilinx C/C++ application(GD
關鍵字：
Xilinx RAM
FPGA的過去，現(xiàn)在和未來-自Xilinx在1984年創(chuàng)造出FPGA以來，這種可編程邏輯器件憑借性能、上市時間、成本、穩(wěn)定性和長期維護方面的優(yōu)勢，在通信、醫(yī)療、工控和安防等領域占有一席之地，在過去幾年也有極高的增長率。而進入了最近兩年，由于云計算、高性能計算和人工智能的繁榮，擁有先天優(yōu)勢的FPGA的關注度更是到達了前所未有的高度。本文從基礎出發(fā)談及FPGA的過去、現(xiàn)在與未來。
關鍵字：
fpga xilinx 英特爾
System generator如何與MATLAB進行匹配？-system generator是xilinx公司的系統(tǒng)級建模工具，它是擴展mathworks公司的MATLAB下面的simulink平臺，添加了XILINX FPGA專用的一些模塊。加速簡化了FPGA的DSP系統(tǒng)級硬件設計。
關鍵字：
xilinx 賽靈思 MATLAB
ZYNQ器件的啟動配置方法-無任是用CPU作為系統(tǒng)的主要器件，還是用FPGA作為系統(tǒng)的主要器件，系統(tǒng)設計中首先要考慮到的問題就是處理器的啟動加載問題。
關鍵字：
FPGA XILINX 賽靈思
關于高阻態(tài)和OOC（out of context）綜合方式-Xilinx Vivado工具支持僅將系統(tǒng)設計的一部分進行綜合，即OOC（out of context）綜合方式。OOC綜合方式的流程就是將設計的某個模塊單獨完成綜合操作，這會帶來如下可能性
關鍵字：
高阻態(tài) OOC Xilinx
RFSoC正式發(fā)貨 2017年10月9日，All Programmable技術和器件的全球領先企業(yè)賽靈思公司(Xilinx)宣布其 Zynq UltraScale+ RFSoC 系列開始發(fā)貨，該系列通過一個突破性的架構將 RF 信號鏈集成在一個單芯片SoC 中，從而為 5G 無線、有線 Remote-PHY 及其它應用的加速實現(xiàn)提供了可能。 實際上，今年2月Xilinx已經預發(fā)布
關鍵字：
Xilinx RFSoC
All Programmable技術和器件的全球領先企業(yè)賽靈思公司(Xilinx, Inc.，(NASDAQ:XLNX))今天宣布其Zynq UltraScale+ RFSoC系列開始發(fā)貨，該系列是通過一個突破性的架構將RF信號鏈集成在一個單芯片SoC中，致力于加速5G無線、有線Remote-PHY及其它應用的實現(xiàn)?；?6nm UltraScale+ MPSoC架構的All Programmable RFSoC在單芯片上
關鍵字：
Xilinx 5G
賽靈思、Arm、Cadence和臺積公司今日宣布一項合作，將共同構建首款基于臺積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測試芯片，并計劃在2018年交付。這一測試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實現(xiàn)一致性互聯(lián)。 關于CCIX 出于功耗及空間方面的考慮，在數(shù)據(jù)中心內對應用進行加速的需求日益增長，諸如大數(shù)據(jù)分析、搜索、機器學習、4G/5G無線、內存內數(shù)據(jù)處理、視頻分析及網(wǎng)絡處理等應用，都已受益于可在多個系統(tǒng)部件中無縫移動
關鍵字：
Xilinx Arm
賽靈思、Arm、Cadence和臺積公司今日宣布一項合作，將共同構建首款基于臺積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測試芯片，并計劃在2018年交付。這一測試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實現(xiàn)一致性互聯(lián)。
出于功耗及空間方面的考慮，在數(shù)據(jù)中心內對應用進行加速的需求日益增長，諸如大數(shù)據(jù)分析、搜索、機器學習、4G/5G無線、內存內數(shù)據(jù)處理、視頻分析及網(wǎng)絡處理等應用，都已受益于可在多個系統(tǒng)部件中無縫移動數(shù)據(jù)的加速器引擎。CC
關鍵字：
Xilinx 臺積電
xilinx-spartan介紹
您好，目前還沒有人創(chuàng)建詞條xilinx-spartan!
歡迎您創(chuàng)建該詞條，闡述對xilinx-spartan的理解，并與今后在此搜索xilinx-spartan的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473