xilinx fpga 文章最新資訊

基于FPGA的擴(kuò)頻測(cè)距快速捕獲仿真研究

分析了擴(kuò)頻測(cè)距理論原理與優(yōu)勢(shì)，給出了一種基于FPGA的快速擴(kuò)頻測(cè)距模型。通過運(yùn)用FFT IP Core計(jì)算收發(fā)序列間的互相關(guān)函數(shù)，可以實(shí)現(xiàn)快速捕獲。仿真結(jié)果表明，該方法具有速度快、誤差小、設(shè)計(jì)靈活、效率高的特點(diǎn)。
關(guān)鍵字： FPGA 擴(kuò)頻快速捕獲仿真研究

基于FPGA的32位ALU軟核設(shè)計(jì)

介紹了一種基于可編程邏輯器件FPGA和硬件描述語(yǔ)言VHDL的32位ALU的設(shè)計(jì)方法。該ALU采取層次化設(shè)計(jì)方法，由控制模塊、邏輯模塊、加減法模塊、乘法模塊和除法模塊組成，能實(shí)現(xiàn)32位有符號(hào)數(shù)和無(wú)符號(hào)數(shù)的加減乘除運(yùn)算，另外還能實(shí)現(xiàn)9種邏輯運(yùn)算、6種移位運(yùn)算以及高低字節(jié)內(nèi)容互換。該ALU在QuartuslI軟件環(huán)境下進(jìn)行了功能仿真，通過驗(yàn)證表明，所設(shè)計(jì)的ALU完全正確，可供直接調(diào)用。
關(guān)鍵字： FPGA ALU 軟核

基于FPGA控制的數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)

摘要：數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)的作用是對(duì)語(yǔ)音進(jìn)行錄音和放音，并實(shí)現(xiàn)數(shù)字化控制。能夠做到語(yǔ)音回放的方法有很多，本課題研究的是基于FPGA控制下的語(yǔ)音存儲(chǔ)與回放系統(tǒng)。
關(guān)鍵詞：語(yǔ)音錄放；數(shù)模轉(zhuǎn)換；模數(shù)轉(zhuǎn)換；FP
關(guān)鍵字： FPGA 數(shù)字化回放系統(tǒng) 語(yǔ)音存儲(chǔ)

FPGA基礎(chǔ)入門（二）

很多兄弟對(duì)于CPLD下JTAG的下載很熟悉了,可轉(zhuǎn)到FPGA來的時(shí)候,多多少少有些迷惑,怎么出現(xiàn)配置芯片了,為什么...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

基于CPLD設(shè)計(jì)的電器定時(shí)開關(guān)控制系統(tǒng)

1前言隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對(duì)許多電器、儀器、設(shè)備的自動(dòng)化要求也越來越高，但現(xiàn)有...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

利用CPLD來替代微控制器的6種方法

引言如果告訴便攜式電子設(shè)計(jì)人員有一種低功耗數(shù)字器件能使他們利用軟件程序來重新配置硬件工作，他們中的十個(gè)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

我學(xué)習(xí)FPGA的總結(jié)

閱讀本文的人群：熟悉數(shù)字電路基本知識(shí)（如加法器、計(jì)數(shù)器、RAM等），熟悉基本的同步電路設(shè)計(jì)方法，熟悉HDL語(yǔ)言，對(duì)FPGA...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

verilog中阻塞賦值和非阻塞復(fù)制的理解

阻塞和非阻塞語(yǔ)句作為verilogHDL語(yǔ)言的最大難點(diǎn)之一，一直困擾著FPGA設(shè)計(jì)者，即使是一個(gè)頗富經(jīng)驗(yàn)的設(shè)計(jì)工程師，...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

選擇VHDL或者verilog HDL還是System Verilog？

硬件描述語(yǔ)言HDL（HardwareDescribeLanguage）HDL概述隨著EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設(shè)計(jì)PLD/FPGA成為一...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

系統(tǒng)級(jí)芯片設(shè)計(jì)語(yǔ)言和驗(yàn)證語(yǔ)言的發(fā)展

作者：韓俊剛時(shí)間：2006-02-1117:08:15來自：西安郵電學(xué)院ASIC設(shè)計(jì)中心簡(jiǎn)介：由于微電子技術(shù)的迅速發(fā)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

FPGA設(shè)計(jì)中關(guān)鍵問題的研究

隨著FPGA(FieldProgrammableGateArray)容量、功能以及可靠性的提高，其在現(xiàn)代數(shù)字通信系統(tǒng)中的應(yīng)用日漸廣...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

讓Verilog仿真狀態(tài)機(jī)時(shí)可以顯示狀態(tài)名

Situation:我們平時(shí)使用Verilog進(jìn)行狀態(tài)機(jī)編碼時(shí)，通常使用parameter對(duì)狀態(tài)名進(jìn)行定義，這樣寫Case語(yǔ)句的時(shí)候...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

基于Nios的DDS高精度信號(hào)源實(shí)現(xiàn)

摘要：直接數(shù)字頻率合成器DDS具有極高的分辨率、頻率轉(zhuǎn)換速度快、相位噪聲低等優(yōu)點(diǎn)。以ALTERA公司的CPU軟核Ni...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

FPGA系統(tǒng)設(shè)計(jì)實(shí)戰(zhàn)經(jīng)驗(yàn)分享FPGA系統(tǒng)設(shè)計(jì)實(shí)戰(zhàn)經(jīng)驗(yàn)分享

這個(gè)帖子主要和大家介紹一些我們?cè)贔PGA硬件系統(tǒng)設(shè)計(jì)過程中遇到的問題和解決的方法。也歡迎大家一起參與討論...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

FPGA基礎(chǔ)入門

IP（IntellectualProperty）就是常說的知識(shí)產(chǎn)權(quán)。美國(guó)Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為用于ASIC、AS...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

共6808條 303/454 |‹ « 301 302 303 304 305 306 307 308 309 310 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]