xilinx fpga 文章最新資訊

基于FPGA的短波AM解調(diào)器的設(shè)計

摘要：調(diào)幅是中短波廣播中一種主要的調(diào)制方式。本文針對現(xiàn)有的模擬短波AM解調(diào)器的不足，提出了一種基于FPGA的全數(shù)字解調(diào)器。其最大的優(yōu)點是將系統(tǒng)中的模擬電路壓縮到最小。短波信號在前端經(jīng)過模數(shù)轉(zhuǎn)換器采樣后直接送
關(guān)鍵字：調(diào)幅短波解調(diào) FPGA Cordic 數(shù)字濾波器

一種大功率數(shù)字音頻系統(tǒng)設(shè)計

摘要：音頻編解碼芯片WM8731因其高性能、低功耗等優(yōu)點在很多音頻產(chǎn)品中得到了廣泛應(yīng)用。本文提出了WM8731與FPGA的音頻編解碼系統(tǒng)，并嵌入大功率D類功放技術(shù)作為音頻系統(tǒng)的功率放大應(yīng)用，使得本系統(tǒng)效率高，體積小，音
關(guān)鍵字： WM8731 FPGA 音頻系統(tǒng) 數(shù)字功放

首款嵌入式FPGA誕生 AI將迎來最好時代？

想要把FPGA嵌入到SoC中并非易事，不僅需要擁有FPGA的經(jīng)驗，更需要有IP集成的經(jīng)驗，不過收購Altera的英特爾剛好滿足。
關(guān)鍵字： AI FPGA

基于圖像增強的去霧快速算法的FPGA實現(xiàn)

摘要：基于圖像增強方法，本文提出了一種使用亮度映射的圖像去霧快速算法。此算法通過調(diào)整室外多霧場景圖像的對比度，提高了霧中物體的辨識度。算法的復(fù)雜度低、處理延遲小，實時性高，利于FPGA的實現(xiàn)。實現(xiàn)時不需外
關(guān)鍵字：圖像增強實時去霧 FPGA 亮度映射

如何用FPGA實現(xiàn)4G無線球形檢測器

MIMO無線系統(tǒng)最佳硬判決檢測方式是最大似然檢測器。ML檢測因為比特誤碼率 (BER)性能出眾，非常受歡迎。不過，直接實施的復(fù)雜性會隨著天線和調(diào)制方案的增加呈指數(shù)級增強，使ASIC或FPGA僅能用于使用少數(shù)天線的低密度調(diào)
關(guān)鍵字： FPGA MIMO

SOPC進階，自定義AD轉(zhuǎn)換IP核設(shè)計全流

今天帶大家來設(shè)計一個自定義的IP核，我們從最基本的做起，包括datasheet 的理解，設(shè)計的整體框架，AD轉(zhuǎn)換代碼的編寫，仿真，Avalon-MM總線接口的編寫，硬件系統(tǒng)還是基于上次的硬件系統(tǒng)，不過我們不再用altera給我們
關(guān)鍵字： fpga sopc

SDR SDRAM（架構(gòu)篇）

今天我們來講的是SDRAM的架構(gòu)以及設(shè)計，這也是小墨第一次接觸架構(gòu)，也談不上給大家講，就是把我理解的當(dāng)做一個筆記分享給大家，我也試著做了一個SDRAM 的架構(gòu)word文檔，在文章的后面，喜歡的朋友可以下載下來看一下
關(guān)鍵字： SDRAM FPGA

SDR SDRAM（理論篇）

由于SDRAM本身就是一個比較復(fù)雜的東西，之前小墨在學(xué)這方面東西的時候感覺很是吃力，于是那時候便暫時放下了，知道年后這段時間，小墨又重新拾起這個知識點，想要一口氣把它調(diào)通了，再往下看其他的東西。學(xué)SDRAM，理
關(guān)鍵字： fpga sram

基于FPGA的天線選通電路設(shè)計

某定向設(shè)備采用多普勒效應(yīng)測向原理，即當(dāng)天線振子做圓周運動時，天線振子本身與目標(biāo)信號源就會產(chǎn)生相對速度，使振子感應(yīng)到的信號產(chǎn)生了多普勒頻移，通過對振子感應(yīng)信號相位的處理，從而達到測向的目的。而為了提高天
關(guān)鍵字： FPGA VHDL 選通電路分頻

基于FPGA流水線結(jié)構(gòu)并行FFT的設(shè)計與實現(xiàn)

離散傅里葉變換DFT在通信、控制、信號處理、圖像處理、生物信息學(xué)、計算物理、應(yīng)用數(shù)學(xué)等領(lǐng)域中有著廣泛的應(yīng)用。FFT算法是作為DFT快速算法提出的，它將長序列的DFT分解為短序列的DFT，大大減少了運算量。FFT的FPGA實
關(guān)鍵字： FFT FPGA 流水線并行處理

一種精確幀同步算法及FPGA實現(xiàn)

在衛(wèi)星通信系統(tǒng)中，發(fā)送端通常利用不同的分組時隙同步傳送處在同一傳輸頻帶內(nèi)的各路信號，而接收端為了準(zhǔn)確識別和分離出數(shù)據(jù)流中的各路信號，需要采用幀同步算法進行分組檢測和符號同步，其中分組檢測用來識別數(shù)據(jù)分
關(guān)鍵字：幀同步相關(guān) FPGA 衛(wèi)星通信接收機

基于FPGA的等效時間采樣

在現(xiàn)代電子測量、通訊系統(tǒng)以及生物醫(yī)學(xué)等領(lǐng)域，經(jīng)常涉及對寬帶模擬信號進行數(shù)據(jù)采集和存儲，以便計算機進一步進行數(shù)據(jù)處理。為了對高速模擬信號進行不失真采集，根據(jù)奈奎斯特定理，采樣頻率必須為信號頻率的2倍以上
關(guān)鍵字：等效時間采樣 FPGA 數(shù)據(jù)采集變頻

基于PCI CAN的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)設(shè)計

CAN總線是當(dāng)前最流行的工業(yè)現(xiàn)場總線之一，PCI則是一種應(yīng)用普遍的高速同步總線，具有32 bit帶寬，時鐘頻率為0～33 MHz，最大傳輸速率可達132 Mbitmiddot;s-1，廣泛應(yīng)用于數(shù)字圖像、語音及數(shù)據(jù)實時采集與處理等領(lǐng)域
關(guān)鍵字： PCI CAN FPGA PCI9054

基于FPGA的參數(shù)可調(diào)RS422接口電路設(shè)計實現(xiàn)

當(dāng)前應(yīng)用廣泛的串行通信接口標(biāo)準(zhǔn)主要有RS232，RS422和RS485，其中RS232串行通信方式采用單端輸入輸出，傳輸距離短、通信速率低、抗干擾性能差;RS485與RS422均采用差分串行輸入輸出，但RS485只有一對雙絞線，只能工作
關(guān)鍵字： FPGA RS422 接口電路

基于FPGA有限域構(gòu)造的QC-LDPC分層譯碼器設(shè)計

低密度奇偶校驗(Low Density Parity—Check，LDPC)碼最早于1962年由R.Gallager提出，其實質(zhì)是一類具有稀疏校檢矩陣的線性分組碼。1996年，Mackay、Neal等人證明了LDPC碼是一種具有逼近Shannon極限性能的好碼，
關(guān)鍵字：有限域乘群 QC-LDPC碼分層譯碼器 FPGA

共6803條 110/454 |‹ « 108 109 110 111 112 113 114 115 116 117 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]