首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> spf-pll

完全集成的PLL發(fā)送器ATA5749及其應用

  • 概述
    ATA5749是一款集成了完整小數(shù)分頻器(fractional-N)的PLL射頻發(fā)送器IC，適用于輪胎氣壓計、遙控無鍵入口和被動式入口汽車應用。ATA5749采用幅移鍵控(ASK)和閉環(huán)頻移鍵控(FSK)調制，僅使用13．000 0 MHz晶體
  • 關鍵字： 分頻  應用  ATA5749  發(fā)送  集成  PLL  完全  

一種基于DDS和PLL技術本振源的設計與實現(xiàn)

  • 現(xiàn)代頻率合成技術正朝著高性能、小型化的方向發(fā)展，應用最為廣泛的是直接數(shù)字式頻率合成器(DDS)和鎖相式頻率合成器(PLL)。介紹直接數(shù)字頻率合成器和鎖相環(huán)頻率合成器的基本原理，簡述用直接數(shù)字頻率合成器(AD9954)和鎖相環(huán)頻率合成器(ADF4112)所設計的本振源的實現(xiàn)方案，重點闡述了系統(tǒng)的硬件實現(xiàn)，包括系統(tǒng)原理、主要電路單元設計等，并且對系統(tǒng)的相位噪聲和雜散性能做了簡要分析，最后給出了系統(tǒng)測試結果。
  • 關鍵字： DDS  PLL    

IDT 推出 Versacloc 計時器件新產品系列

  • 　　致力于豐富數(shù)字媒體體驗、提供領先的混合信號半導體解決方案供應商 IDT® 公司(Integrated Device Technology, Inc.)推出其 VersaClock™ 計時器件的最新產品系列。VersaClock III 器件是專為高性能消費、電信、網(wǎng)絡和數(shù)據(jù)通信應用設計的可編程時鐘發(fā)生器，可以更經(jīng)濟有效地在多個晶體和振蕩器之間進行選擇。這些可編程計時解決方案對節(jié)省占板空間和保持功效非常關鍵，因其體積可能不允許全定制解決方案。多個具有各種不同需求的系統(tǒng)能夠整合成更少的
  • 關鍵字： IDT  VersaClock  可編程時鐘發(fā)生器  PLL  

基于DDS驅動PLL結構的寬帶頻率合成器設計

  • 摘 要：結合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點，研制并設計了以DDS芯片AD9954和集成鎖相芯片ADF4113構成的高分辨率、低雜散、寬頻段頻率合成器，并對該頻率合成器進行了分析和仿真，從仿真和測試結果
  • 關鍵字： DDS  PLL  驅動  寬帶頻率    

基于DDS的數(shù)字PLL

  • 　　多年以來，作為業(yè)界主流產品的模擬PLL已被熟知，模擬PLL性能穩(wěn)定，可為頻率合成和抖動消除提供低成本的解決方案，工作頻率高達8GHz及以上。然而新興的基于直接數(shù)字頻率合成（DDS）的數(shù)字PLL在某些應用中極具競爭力。本文比較了模擬PLL和基于DDS的數(shù)字PLL之間的差異，以及如何利用這些差異來指導設計人員選擇最佳的解決方案。 　　數(shù)字PLL利用數(shù)字邏輯實現(xiàn)傳統(tǒng)的PLL模塊。雖然實現(xiàn)數(shù)字PLL的方法有很多，但本文只介紹基于DDS的數(shù)字PLL架構。   　　圖1 典型的模擬PLL結構框圖
  • 關鍵字： PLL  DDS  分頻器  鑒相器  DAC  VCO  

ADI公司的可編程時鐘發(fā)生器簡化系統(tǒng)設計并減少時鐘器件數(shù)量

  • 　　中國 北京——Analog Devices, Inc.（紐約證券交易所代碼：ADI），全球領先的高性能信號處理解決方案供應商，最新推出一對時鐘發(fā)生與分配IC——AD9520與AD9522，實現(xiàn)了業(yè)界最佳的器件集成度、低噪聲、低抖動性能與信號輸出靈活性的完美組合。 AD9520與AD9522多輸出時鐘發(fā)生器內置一個512 Byte的嵌入式EEPROM存儲器模塊，為系統(tǒng)工程師提供了可用作時鐘源和系統(tǒng)時鐘的雙重可編程時鐘解決方案。通過利用片上存儲器對具體的輸出
  • 關鍵字： EEPROM  冗余基準  PLL  Analog Devices  

Maxim推出基于晶體的鎖相環(huán)300MHz至450MHz ASK/FSK發(fā)送器

  • 　　Maxim推出基于晶體的鎖相環(huán)（PLL） VHF/UHF發(fā)送器MAX7057，能夠在較寬的頻率范圍內發(fā)送OOK/ASK/FSK數(shù)據(jù)。器件配合適當?shù)木w頻率，可以發(fā)送300MHz至450MHz范圍內的任何信號，并能夠以高達100kbps的速率發(fā)送NRZ碼（50kbps曼徹斯特碼）。 　　MAX7057集成了可編程分數(shù)N PLL合成器和寬帶VCO，因而具有極大的靈活性。此外，還可以設置內部電容，實現(xiàn)功率放大器（PA）與天線之間的阻抗匹配。這種拓撲結構可確保多個工作頻率下的高效率傳輸，從而使MAX7057
  • 關鍵字： Maxim  PLL  鎖相環(huán)  發(fā)送器  

TI推出1.8V 可編程 VCXO 3-PLL 時鐘合成器

  • 　　CDCE937 和 CDCEL937 均為基于 PLL 模塊的、低成本、高性能的可編程時鐘合成器，可以在單輸入頻率的不同頻率下生成多達七個輸出時鐘。每一個輸出均可以進行系統(tǒng)內編程，從而使用三個獨立的可配置 PLL 就可用于任何高達 230MHz 的時鐘頻率。該器件具有簡單的頻率同步，使零－PPM 時鐘生成成為可能。另外，這兩種合成器還具有擴頻時鐘及片上 EEPROM 和通過 SDA/SCL 進行系統(tǒng)內熱編程的特點。對于數(shù)字媒體系統(tǒng)、流媒體、GPS 接收機、便攜式媒體以及DSP/OMAP/DaVinci
  • 關鍵字： TI  時鐘合成器  可編程  PLL  

基于多路移相時鐘的瞬時測頻模塊設計

  • 　　0 引 言 　　目前，脈沖雷達的脈內信號分析一直是研究的熱點和難點，如何能更快速，準確的對脈內載波頻率測量成為研究人員關注的目標，與此同時高精度頻率源在無線電領域應用越來越廣泛，對頻率測量設備有了更高的要求，因此研究新的測頻方法對開發(fā)低成本、小體積且使用和攜帶方便的頻率測量設備有著十分重要的意義。本文根據(jù)雷達發(fā)射機頻率快速變化的特點，采用目前新型的邏輯控制器件研究新型頻率測量模塊，結合等精度內插測頻原理，對整形放大后的脈沖直接計數(shù)，實現(xiàn)對下變頻后單脈沖包絡的載波快速測頻。具有測量精度高，測量用時短的
  • 關鍵字： 測頻模塊  時鐘內插  時鐘移相  PLL  脈內測頻  

特瑞仕推出超小型PLL時鐘發(fā)生器

  • 　　特瑞仕半導體株式會社開發(fā)了XC25BS8系列內置分頻、倍頻電路超小型PLL時鐘發(fā)生器。 　　XC25BS8系列是能在低頻輸入8kHz、4095倍的范圍內倍頻工作的PLL時鐘發(fā)生器IC。   　　輸入端分頻因子（M）可從1～2047的分頻范圍內進行選擇；輸出端分頻因子（N）可從1～4095的分頻范圍內進行選擇。輸出頻率在1MHz～100MHz的范圍內，輸入時鐘為8kHz～36MHz的標準時鐘。在內部可進行微調，在少量外置部件的條件下動作。從CE端子輸入低電平信號，可停止整個芯片動作，抑制
  • 關鍵字： 半導體  特瑞仕  時鐘發(fā)生器  PLL  

安森美半導體推出新的PureEdge?高性能單頻和雙頻晶體振蕩器模塊

  • 　　全球領先的高能效電源半導體解決方案供應商安森美半導體(ON Semiconductor，美國納斯達克上市代號：ONNN)擴充了高性能時鐘和數(shù)據(jù)管理產品系列，推出九款基于鎖相環(huán)(PLL)的新PureEdge?時鐘模塊，替代晶體振蕩器(XO)。NBXxxxx系列非常適用于高速網(wǎng)絡、電信和高端計算應用。 　　安森美半導體亞太區(qū)標準產品部市場營銷副總裁麥滿權說：“安森美半導體新的時鐘模塊標志著公司進入頻率控制市場，以充分發(fā)揮我們公司在高性能、超低抖動時鐘分配領域奠定的長期領先地位。這
  • 關鍵字： 安森美半導體  PureEdge  PLL  

選擇和表征鎖相環(huán)在定時和相位控制中的應用

  • 　　鎖相環(huán)(PLL)廣泛應用于無線通信，在基站中的主要用途是為發(fā)射器和接收器中的上變頻和下變頻電路提供一個穩(wěn)定的、低噪聲的射頻(RF)本地振蕩器(LO)。鑒于PLL本身的性能，它還可以用于控制其他許多電路中時鐘信號的定時，而且在某些應用中，如果使用得當可以代替價格較貴的定時芯片。 　　大多數(shù)高速數(shù)字電路的設計工程師會在注重相位的應用中選擇很貴的定時芯片，因為通常都是對限定頻率范圍(通常是適合SONET/SDH頻率的線路速率)粗略地表征定時指標。相比之下，PLL器件通常覆蓋了很寬的頻率范圍，而且在相位控制
  • 關鍵字： 鎖相環(huán)  PLL    

系統(tǒng)時鐘源的比較選擇及高性能PLL的發(fā)展趨勢

  • 在所有電子系統(tǒng)中，時鐘相當于心臟，時鐘的性能和穩(wěn)定性直接決定著整個系統(tǒng)的性能。典型的系統(tǒng)時序時鐘信號的產生和分配包含多種功能，如振蕩器源、轉換至標準邏輯電平的部件以及時鐘分配網(wǎng)絡。這些功能可以由元器件芯片組或高度集成的單封裝來完成，如圖1所示。 系統(tǒng)時鐘源需要可靠、精確的時序參考，通常所用的就是晶體。本文將比較兩種主要的時鐘源——晶體振蕩器(XO，簡稱晶振)模塊和鎖相環(huán)(PLL)合成器，并探討高性能PLL的發(fā)展趨勢。? ? 圖1：安森美半導體提供的
  • 關鍵字： 時鐘源 選擇 PLL 發(fā)展   

系統(tǒng)時鐘源的比較及高性能PLL的趨勢

  • 在所有電子系統(tǒng)中，時鐘相當于心臟，時鐘的性能和穩(wěn)定性直接決定著整個系統(tǒng)的性能。典型的系統(tǒng)時序時鐘信號的產 ...
  • 關鍵字： 振蕩  鎖相環(huán)  PLL  同步  緩存  倍頻  動態(tài)  

采用PLL技術的合成頻率源設計

  • 介紹分頻鎖相頻率合成技術。通過對鎖相環(huán)工作過程及相位噪聲等的基本原理的分析,采用PLL技術成功設計了1.8 GHz鎖相頻率源。
  • 關鍵字： PLL  合成  頻率源    
共146條 9/10 |‹ « 1 2 3 4 5 6 7 8 9 10 »
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473