soc 2 type ii 文章最新資訊

使用可定制微控制器高效開發(fā)系統(tǒng)級芯片

為了應(yīng)對成本、尺寸、功耗和開發(fā)時間的壓力，許多電子產(chǎn)品都建構(gòu)于系統(tǒng)級芯片（SoC）之上。這個單片集成電路整合了大多數(shù)的系統(tǒng)功能。然而，隨著這些器件越來越復(fù)雜，要在有限的時間里高成本效益地進行產(chǎn)品開發(fā)，
關(guān)鍵字：微控制器 ARM處理器 SoC

基于FPGA的數(shù)字顯示系統(tǒng)設(shè)計

本文以Ｖｉｒｔｅｘ－ＩＩ系列ＰｌａｔｆｏｒｍＦＰＧＡ為例，說明采用ＦＰＧＡ方案進行數(shù)字顯示系統(tǒng)設(shè)計所具有的靈活、快速和低成本等特性。
關(guān)鍵字：數(shù)字顯示系統(tǒng) SoC FPGA

一種安全可控的SoC可測性設(shè)計

提出了一種安全可控的可測性設(shè)計DFT（Design For Test）。DFT既能夠完成對SoC的測試，又能保障SoC自身敏感信息和關(guān)鍵技術(shù)的安全。
關(guān)鍵字： SoC 可測性設(shè)計信息安全

數(shù)字電視條件接收卡SoC SM1658的硬件結(jié)構(gòu)及實現(xiàn)方法

數(shù)字電視從電視節(jié)目錄制、播出到發(fā)射、接收全部采用數(shù)字編碼與數(shù)字傳輸技術(shù)。由于數(shù)字電視廣播具有頻道利用率高，可適應(yīng)各種數(shù)據(jù)傳輸、適應(yīng)各類圖像質(zhì)量、可交互操作等方面的優(yōu)勢，被各國視為新世紀(jì)的戰(zhàn)略技術(shù)。伴隨
關(guān)鍵字： SoC ARM7TDMI 數(shù)字電視

SoundWaveIP子系統(tǒng)常見問題解答

一個IP子系統(tǒng)將多種經(jīng)驗證的IP模塊單元和完整的軟件解決方案整合到一個集成化設(shè)計之中，以完成一種諸如音頻、視頻及圖像這樣的系統(tǒng)級功能。
關(guān)鍵字：音頻IP子系統(tǒng) SoC 軟件集成流程

基于CPLD的片內(nèi)振蕩器設(shè)計及其優(yōu)化

本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計方法，它基于環(huán)形振蕩器原理，只占用片上普通邏輯資源(LE)，無需使用專用邏輯資源(如MaxII中的UFM)，從而提高了芯片的資源利用率。
關(guān)鍵字：片內(nèi)振蕩器 SoC CPLD

基于IP的智能傳感器SOC設(shè)計

利用SOC/IP芯片能組成完整的智能傳感器系統(tǒng)。智能傳感器傳感參數(shù)可能是多種多樣的。但從功能模塊組成來講，它主要包括數(shù)據(jù)采集模塊、補償與校正模塊、數(shù)據(jù)處理模塊、數(shù)據(jù)網(wǎng)絡(luò)通信模塊、人機界面和任務(wù)管理與調(diào)度模塊等功能單元。從而基于IP的智能傳感器SOC設(shè)計過程為：首先正確建立智能傳感器的通用模塊模型；然后合理劃分各摸塊功能規(guī)范，制定各模塊之間的接口協(xié)議與標(biāo)準(zhǔn)；再設(shè)計出一系列通用的IP核；最后把所需的通用IP核搭建整合在一起構(gòu)成完整的智能傳感器系統(tǒng)。
關(guān)鍵字：智能傳感器系統(tǒng) SoC IP核

SoC設(shè)計流程中的功耗管理

如果不考慮功率問題，會導(dǎo)致器件性能低于預(yù)期，進而使得器件良率下降。此外，較高的功耗會要求在溫度管理方面采取更多的系統(tǒng)級措施?？偠灾?，這些功率問題正在造成SoC和系統(tǒng)成本的增加。在SoC設(shè)計流程中進行功耗管理，能夠有效控制這些成本。
關(guān)鍵字：功率管理功耗分析 SoC

移動計算SoC IP組件設(shè)計

作為SoC在移動通信控制的分支，移動操作SoC和一般的SoC在設(shè)計上是相似的。作為一個系統(tǒng)的核心，SoC要完成運行、操作或控制功能，必須有相應(yīng)的組件配合。而多數(shù)組件，尤其是外部組件在SoC內(nèi)都要有一個對應(yīng)的控制器。所以，為了實現(xiàn)應(yīng)用對象操作，SoC要設(shè)計相當(dāng)數(shù)量的組件控制器。組件控制器的設(shè)計，對SoC而言就是一些IP（Intellectual Property）組件的設(shè)計。由于可編程器件PLD具有簡單易學(xué)、修改方便的特點，常常被用來作為設(shè)計IP組件的硬件支撐。
關(guān)鍵字： SoC 移動計算無線通信

硬件仿真自動化原型驗證平臺提高定制設(shè)計FPGA式原型板的驗證效率

預(yù)制與定制FPGA式原型板加入?yún)f(xié)同仿真(co-emulatiON and co-simulation)功能，能夠提供高速、高能見度平臺，實現(xiàn)SoC的快速、早期驗證。
關(guān)鍵字：硬件輔助驗證 SoC 硬件仿真

電子系統(tǒng)級設(shè)計和驗證方法學(xué)在SoC設(shè)計中的應(yīng)用

本文討論電子系統(tǒng)級(ESL)設(shè)計和驗證方法學(xué)在系統(tǒng)級芯片(SoC)設(shè)計中的應(yīng)用。ESL設(shè)計是能夠讓SoC設(shè)計工程師以緊密耦合方式開發(fā)、優(yōu)化和驗證復(fù)雜系統(tǒng)架構(gòu)和嵌入式軟件的一套方法學(xué)，它還提供下游寄存器傳輸級(RTL)實現(xiàn)的驗證基礎(chǔ)。已有許多世界領(lǐng)先的系統(tǒng)和半導(dǎo)體公司采用ESL設(shè)計。他們利用ESL開發(fā)具有豐富軟件的多處理器器件，這些器件為創(chuàng)新終端產(chǎn)品獲得成功提供必需的先進功能性和高性能。
關(guān)鍵字：架構(gòu)師視圖時序捕獲 SoC

基于μC/OS-II+NiosII的電力諧波分析儀的研究

在傳統(tǒng)的電力系統(tǒng)諧波分析中，多采用單任務(wù)無順序機制，此機制使系統(tǒng)的安全性質(zhì)量得不到完全保證，常常出現(xiàn)安全性差的問題。針對此問題，引入具有強實時性和搶占式多任務(wù)的嵌入式操作系統(tǒng)μC/OS-II作為操作平臺、采用快速傅里葉變換(FFT)的諧波檢測方法、通過μC/OS-II在NiosII上的移植可以使得系統(tǒng)的穩(wěn)定性和實時性有很大的改善，從而使得諧波測量更加精確。
關(guān)鍵字： μC/OS-II NiosII 電力諧波分析

低功耗制造性測試的設(shè)計-第二部分

假設(shè)設(shè)計的某個時鐘驅(qū)動了大量觸發(fā)器，以至它們的峰值開關(guān)動作超過設(shè)計的總體功率預(yù)算。我們不希望測試邏輯去改變?nèi)魏螘r鐘，相反我們將設(shè)計分割成N個模塊，各模塊具有自己的掃描啟動引腳，并且包含自己的掃描壓縮邏輯和掃描鏈。(如圖2所示)模塊的數(shù)量和組成需要仔細(xì)選取，以便任何單個模塊(包括具有大部分觸發(fā)器的模塊)的觸發(fā)器開關(guān)速率不超過總功率預(yù)算。從這方面講，可以認(rèn)為分割將功率預(yù)算硬連(hardwire)進了設(shè)計。
關(guān)鍵字： ATPG 數(shù)字電路設(shè)計 SoC DFT

x86做移動芯片真不行？為Intel“平反”

隨著ARM架構(gòu)處理器在移動市場的崛起，Intel所堅持的x86架構(gòu)似乎被認(rèn)為是錯的，一直以來也有不少人堅持這樣的觀點，Seeking Alpha作者Ashraf Eassa近日卻撰文表示，ARM是錯的，ARM在PC領(lǐng)域和服務(wù)器領(lǐng)域會很快消亡，而Intel則將在平板和手機領(lǐng)域獲得更多的份額
關(guān)鍵字： SoC 移動處理器智能手機 ARM架構(gòu)處理器

基于ARM和CPLD的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(圖)

數(shù)據(jù)采集系統(tǒng)是通過采樣電路將輸入的模擬信號轉(zhuǎn)換成離散信號，并送入CPU、MCU或DSP進行處理?，F(xiàn)在流行的基于PCI總線設(shè)計的采集卡是數(shù)據(jù)采集系統(tǒng)的主流，其優(yōu)點是可以利用PCI總線的研究成果快速的開發(fā)系統(tǒng)軟件，整體運行速度快，能夠?qū)崿F(xiàn)實時采集實時處理。但在一些工業(yè)測控現(xiàn)場檢測大型設(shè)備時，從現(xiàn)場到機房有一定的距離，模擬信號傳到安裝在PC內(nèi)的PCI數(shù)據(jù)采集卡會有不同程度的衰減，且易受工業(yè)環(huán)境的干擾。而單純用由微控制器（MCU）為核心的數(shù)據(jù)采集系統(tǒng)時，把數(shù)據(jù)采集器置于被監(jiān)測的設(shè)備處，雖然可以避免模擬信號的衰減和
關(guān)鍵字：數(shù)據(jù)采集 ARM μC/OS-II CPLD