soc 2 type ii 文章最新資訊

新出現(xiàn)的SoC FPGA上的策略考慮

集成了FPGA架構(gòu)、硬核CPU子系統(tǒng)以及其他硬核IP的半導(dǎo)體器件SoCFPGA已經(jīng)發(fā)展到了一個(gè)“關(guān)鍵點(diǎn)”，它在今...
關(guān)鍵字： SoC FPGA 硬核 IP 嵌入式系統(tǒng) Altera

嵌入式非易失性存儲(chǔ)器在SoC物理設(shè)計(jì)中的應(yīng)用,摘要：嵌入式非易失性存儲(chǔ)器以其同時(shí)具備數(shù)據(jù)可更改性及掉電保存性而已被越來越廣泛的應(yīng)用于SoC物理設(shè)計(jì)。文中結(jié)合一款電力網(wǎng)控制芯片R36的實(shí)際設(shè)計(jì)案例，分析了該器件的應(yīng)用特點(diǎn)，并從用途、性能、容量選擇等方面說
關(guān)鍵字：設(shè)計(jì) 應(yīng)用物理 SoC 易失性存儲(chǔ)器嵌入式

Cortex-M3的μC／OS-II任務(wù)調(diào)度硬件指令實(shí)現(xiàn),1 mu;C／OS-II的任務(wù)調(diào)度算法分析
1．1 mu;C／OS-II任務(wù)就緒表的解讀
mu;C／OS操作系統(tǒng)采用優(yōu)先級至上的任務(wù)調(diào)度原則，讓進(jìn)入就緒態(tài)任務(wù)中優(yōu)先級最高的那個(gè)任務(wù)，一進(jìn)入就緒態(tài)就能立即運(yùn)行。mu;C／OS操作系
關(guān)鍵字：指令實(shí)現(xiàn) 硬件調(diào)度 OS-II 任務(wù) Cortex-M3

摘要：通過分析mu;C／OS-II操作系統(tǒng)的安全性與穩(wěn)定性，利用Cortex-M3內(nèi)核上配置的MPU(Memory Protection Unit，存儲(chǔ)器保護(hù)單元)，把內(nèi)存劃分為特權(quán)級與用戶級兩個(gè)區(qū)。對移植到內(nèi)核上的mu;C／OS-II實(shí)時(shí)操作系統(tǒng)進(jìn)行
關(guān)鍵字： OS-II 操作系統(tǒng) 安全性穩(wěn)定性

串口傳輸常用于基于FPGA和DSP結(jié)構(gòu)的信號(hào)處理板和外部設(shè)備之間的數(shù)據(jù)交換。以GPS RTK定位應(yīng)用為基礎(chǔ)，針對單個(gè)串口全雙工傳輸不足以應(yīng)對多種數(shù)據(jù)類型同時(shí)輸入輸出的情形，設(shè)計(jì)并實(shí)現(xiàn)了一種面向多串口不同類型數(shù)據(jù)的傳輸方案。該方案通過增加串口控制寄存器實(shí)現(xiàn)單個(gè)中斷信號(hào)即可控制所有串口，采用乒乓交替讀寫實(shí)現(xiàn)數(shù)據(jù)持續(xù)高速輸入。測試表明該方案可獨(dú)立對各串口進(jìn)行配置，可同時(shí)實(shí)現(xiàn)GPS定位結(jié)果、差分GPS修正數(shù)據(jù)與外界的交換以及用戶控制命令的輸入，并且可減少硬件調(diào)試時(shí)間，節(jié)約硬件資源。
關(guān)鍵字：數(shù)據(jù)通信實(shí)現(xiàn) 串口 II NIOS 基于

摘要：為解決實(shí)時(shí)操作系統(tǒng)mu;C／OS-II串口通信設(shè)計(jì)中信號(hào)量、消息郵箱使用方法的問題，提出了一種以STM32V評估板為硬件平臺(tái)和mu;C／OS-Ⅱ的串口通信程序設(shè)計(jì)方案。該方案采用Cortex-M3架構(gòu)的ARM處理器STM32F103VB作
關(guān)鍵字：通信設(shè)計(jì) 實(shí)現(xiàn) 串口 OS-II 實(shí)時(shí) 操作系統(tǒng) 嵌入式

SoC FPGA上的策略考慮,引言　　集成了 FPGA 架構(gòu)、硬核 CPU 子系統(tǒng)以及其他硬核 IP 的半導(dǎo)體器件 SoC FPGA 已經(jīng)發(fā)展到了一個(gè)“關(guān)鍵點(diǎn)”，它在今后十年中會(huì)得到廣泛應(yīng)用，為系統(tǒng)設(shè)計(jì)人員提供更多的選擇。對于在 FPGA 上開發(fā)的系統(tǒng)
關(guān)鍵字：考慮策略 FPGA SoC

為解決自動(dòng)水平調(diào)節(jié)系統(tǒng)和工程應(yīng)用中傾角測量高成本、低精度的問題，提出了一種利用MEMS雙軸傾角傳感器、信號(hào)調(diào)理和SOC等電路實(shí)現(xiàn)高精度傾角測量的方法，并從傳感器信號(hào)穩(wěn)定性處理、溫度補(bǔ)償、信號(hào)采集處理、基準(zhǔn)源設(shè)計(jì)和信號(hào)曲線擬合方法等多角度實(shí)現(xiàn)了傾角的低成本、高精度測量。實(shí)驗(yàn)測試表明，系統(tǒng)最大絕時(shí)誤差小于0．005°，相時(shí)誤差小于0．02％。
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 測量傾角 SOC 高精度基于

　　全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))宣布推出行業(yè)第一個(gè)可擴(kuò)展處理平臺(tái) Zynq? 系列，旨在為視頻監(jiān)視、汽車駕駛員輔助以及工廠自動(dòng)化等高端嵌入式應(yīng)用提供所需的處理與計(jì)算性能水平。這四款新型器件得到了工具和 IP 提供商生態(tài)系統(tǒng)的支持，將完整的 ARM? Cortex?-A9 MPCore 處理器片上系統(tǒng) (SoC) 與 28nm 低功耗可編程邏輯緊密集成在一起，可以幫助系統(tǒng)架構(gòu)師和嵌入式軟件開發(fā)人員擴(kuò)展、定制、優(yōu)化系統(tǒng)，并實(shí)現(xiàn)系統(tǒng)級的差異化。
關(guān)鍵字：賽靈思 SoC

1前言隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對許多電器、儀器、設(shè)備的自動(dòng)化要求也越來越高，但現(xiàn)有...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

閱讀本文的人群：熟悉數(shù)字電路基本知識(shí)（如加法器、計(jì)數(shù)器、RAM等），熟悉基本的同步電路設(shè)計(jì)方法，熟悉HDL語言，對FPGA...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

阻塞和非阻塞語句作為verilogHDL語言的最大難點(diǎn)之一，一直困擾著FPGA設(shè)計(jì)者，即使是一個(gè)頗富經(jīng)驗(yàn)的設(shè)計(jì)工程師，...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA