fsp:fpga-pcb 文章最新資訊

基于DSP Builder的DDS設(shè)計及其FPGA實現(xiàn)

直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長，產(chǎn)生各種不同頻率的信號。他具有一系列的優(yōu)點；較高的頻率分辨率；可以實現(xiàn)快速的頻率切換；在頻率改變時能夠保持相位的連續(xù)；很容易實現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制等。目前可采用專用芯片或可編程邏輯芯片實現(xiàn)DDS[1]，專用的DDS芯片產(chǎn)生的信號波形、功能和控制方式固定，常不能滿足具體需要[2]?？删幊踢壿嬈骷哂衅骷?guī)模大、工作速度快及可編程的硬件特點，并且開發(fā)周期短，易于升級，因為非常適合用于實現(xiàn)DDS。　　1 DDS的
關(guān)鍵字：嵌入式系統(tǒng) 單片機 DSP Builder DDS FPGA 嵌入式

基于FPGA的LDPC編碼器設(shè)計與實現(xiàn)

引言　　低密度奇偶校驗（Low Density Parity Check Code，LDPC）碼是一類具有稀疏校驗矩陣的線性分組碼，不僅有逼近Shannon限的良好性能，而且譯碼復(fù)雜度較低, 結(jié)構(gòu)靈活，是近年信道編碼領(lǐng)域的研究熱點，目前已廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域。LDPC碼已成為第四代通信系統(tǒng)(4G)強有力的競爭者，而基于LDPC碼的編碼方案已經(jīng)被下一代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)DVB-S2采納。　　編碼器實現(xiàn)指標(biāo)分析　　作為前向糾錯系統(tǒng)的重要部分，設(shè)計高速率低復(fù)
關(guān)鍵字：嵌入式系統(tǒng) 單片機 LDPC FPGA 奇偶校驗嵌入式

基于雙Nios II的紅外圖像實時Otsu局部遞歸分割算法設(shè)計

摘要：針對傳統(tǒng)Otsu局部遞歸分割方法很難實時實現(xiàn)的局限性，提出了一種適合現(xiàn)場可編程門陣列(FPGA)中Nios II軟核處理器實現(xiàn)的快速Otsu局部遞歸分割算法，該算法的思路是把一次Otsu分割得到的目標(biāo)區(qū)域作為新的圖像再進行一次Otsu分割，得到的結(jié)果作為最終分割閾值．利用并行Nios II和VHDL實現(xiàn)的硬件加速邏輯協(xié)同設(shè)計保證算法的實時實現(xiàn)。實驗結(jié)果表明，在不同的背景下，利用本文設(shè)計能夠?qū)崟r穩(wěn)定地對目標(biāo)分割提取，具有較好的魯棒性。關(guān)鍵字：FPGA&nb
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA Nios II 0tsu分割局部遞歸嵌入式

基于CNN的紅外圖像預(yù)處理系統(tǒng)的研究與設(shè)計

摘要：本文設(shè)計了一個以FPGA為核心處理器實現(xiàn)紅外視頻圖像數(shù)字預(yù)處理的系統(tǒng)，利用Altera公司提供的DE2開發(fā)板，把系統(tǒng)大部分的功能模塊集成在一片F(xiàn)PGA 上，大大優(yōu)化了整個系統(tǒng)的性能。該方案采用Altera公司推出的低成本、高密度的Cyclone Ⅱ系列FPGA，提高了系統(tǒng)的設(shè)計靈活性。細胞神經(jīng)網(wǎng)絡(luò)IP核的開發(fā)，充分利用了細胞神經(jīng)網(wǎng)絡(luò)在圖像處理方面的優(yōu)勢，提高了整個系統(tǒng)的處理效率。實現(xiàn)了細胞神經(jīng)網(wǎng)絡(luò)的一種高效數(shù)字實現(xiàn)方案,并且采用分布式算法可以提供更高的運行速度。關(guān)鍵詞　邊緣檢測；細胞神經(jīng)網(wǎng)絡(luò)；FP
關(guān)鍵字：消費電子邊緣檢測細胞神經(jīng)網(wǎng)絡(luò) FPGA 嵌入式消費電子

基于FPGA的星地信道模擬系統(tǒng)的研究與設(shè)計

1 引言　　衛(wèi)星移動通信系統(tǒng)所能提供的業(yè)務(wù)的可行性與質(zhì)量在很大程度上受到衛(wèi)星與移動終端間信道特性的影響。研究這些影響，就需要在一定傳播特性下進行實驗。由于條件所限，不可能進行實時現(xiàn)場實驗，這在技術(shù)和經(jīng)費上都存在問題，所以采用一個能反映實際星地鏈路特性的信道模擬系統(tǒng)可以降低一些難度太大和成本超高的測試試驗的難度和成本，是一個很好的解決方法。　　1.1 國內(nèi)外的研究狀況　　目前有很多科研機構(gòu)和高校進行這方面的研究，例如：澳大利亞南澳大學(xué)研制出移動衛(wèi)星信道模擬器MSCS-1，該模擬器具有記錄和重
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 模擬系統(tǒng) 衛(wèi)星嵌入式

PCB基材：走向環(huán)保清潔高性能

　　隨著電子設(shè)備向小型化、輕量化、多功能化與環(huán)保型方向發(fā)展，作為其基礎(chǔ)的印刷電路板也相應(yīng)地朝這些方向發(fā)展，而印制板用的材料也該理所當(dāng)然地適應(yīng)這些方面的需要。環(huán)保型材料　　環(huán)保型產(chǎn)品是可持續(xù)發(fā)展的需要，環(huán)保型印制板要求用環(huán)保型材料。對于印制板的主材料覆銅箔板，按照歐盟RoHS法令禁用有毒害的聚溴聯(lián)苯(PBB)與聚溴聯(lián)苯醚(PBDE)規(guī)定，這涉及到覆銅箔板取消含溴阻燃劑。目前，國際上先進的國家都已經(jīng)開始大量采用無鹵素覆銅箔板，而國內(nèi)無鹵素覆銅箔板產(chǎn)品僅在含外資的大型企業(yè)開發(fā)成功，許多中小覆銅箔板企
關(guān)鍵字： PCB 環(huán)保清潔高性能行業(yè)動態(tài) IC電路板測試 PCB

SVS新多畫面產(chǎn)品Altera Cyclone III FPGA 大顯身手

Altera宣布，Silicon視頻系統(tǒng)(SVS)公司選用了低成本、低功耗Cyclone® III FPGA來生產(chǎn)市場上最緊湊的高性價比多畫面產(chǎn)品。多畫面產(chǎn)品用于專業(yè)音頻/視頻、安全監(jiān)控和廣播監(jiān)視等需要多幅圖像顯示處理的應(yīng)用中。　　在新的SVS多畫面產(chǎn)品中，Cyclone III FPGA實現(xiàn)了色彩空間轉(zhuǎn)換、FIFO、時鐘轉(zhuǎn)換，支持所有的顯示分辨率。在以前的多畫面產(chǎn)品中，實現(xiàn)這些功能需要采用多個分立器件。　　作為Altera® Cycl
關(guān)鍵字：消費電子 SVS FPGA 視頻系統(tǒng) 消費電子

單片機SRAM工藝的FPGA加密應(yīng)用

在現(xiàn)代電子系統(tǒng)設(shè)計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進行克隆設(shè)計。因此，在關(guān)鍵、核心設(shè)備中，必須采用加密技術(shù)保護設(shè)計者的知識產(chǎn)權(quán)。 1　基于SRAM工藝FPGA的保密性問題通常，采用SRAM工藝的
關(guān)鍵字：嵌入式系統(tǒng) 單片機 SRAM FPGA 加密嵌入式

PowerPCB電路板設(shè)計規(guī)范

1 概述　　本文檔的目的在于說明使用PADS的印制板設(shè)計軟件PowerPCB進行印制板設(shè)計的流程和一些注意事項，為一個工作組的設(shè)計人員提供設(shè)計規(guī)范，方便設(shè)計人員之間進行交流和相互檢查。 2 設(shè)計流程　　PCB的設(shè)計流程分為網(wǎng)表輸入、規(guī)則設(shè)置、元器件布局、布線、檢查、復(fù)查、輸出六個步驟. 2.1 網(wǎng)表輸入　　網(wǎng)表輸入有兩種方法，一種是使用PowerLogic的OLE PowerPCB Connection功能，選擇Send Netlist，應(yīng)用OLE功能，可以隨時保持原理圖和PCB圖的一致，盡
關(guān)鍵字： Power PCB 電路板設(shè)計規(guī)范 PCB 電路板

PCB行業(yè)持續(xù)增長，同時面臨新的挑戰(zhàn)

Visant Strategies最新的研究表明，全球的PCB行業(yè)將從持續(xù)增長的電子行業(yè)中受益，同時由于電子行業(yè)快速的發(fā)展和創(chuàng)新也使PCB面臨很多新的挑戰(zhàn)。　　報告的作者Kaustubha Parkhi說：“PCB行業(yè)和電子和半導(dǎo)體設(shè)備市場緊密地結(jié)合在一起，同時也很容易受到市場競爭和需求變化的影響?，F(xiàn)在PCB正受到其所服務(wù)行業(yè)的創(chuàng)新而帶來的挑戰(zhàn)?！?　　PCB所面臨的最大挑戰(zhàn)就是越來越精密和復(fù)雜的設(shè)計，比如每個芯片日益增加的引腳數(shù)量、高速數(shù)據(jù)流技術(shù)等等。然而，PCB行業(yè)將繼續(xù)保持增長
關(guān)鍵字：消費電子 PCB 挑戰(zhàn)

基于FPGA的DS/CDMA解擴解調(diào)模塊設(shè)計與實現(xiàn)

在CDMA通信系統(tǒng)中，用于基站信號轉(zhuǎn)發(fā)的接收機是一個核心模塊，一臺接收機只是處理一路用戶的解擴解調(diào)顯然是不合理的，為了提高接收機的效率和降低成本，有必要設(shè)計一種多路CDMA信號通用解擴解調(diào)平臺。而FPGA具有功能強大，開發(fā)工程投資小，周期短，可反復(fù)編程修改，保密性能好，開發(fā)工具智能化等優(yōu)點，本項目決定采用FPGA作為設(shè)計平臺；本文首先建立了CDMA信號的擴頻調(diào)制與解擴解調(diào)系統(tǒng)模型，然后提出設(shè)計這樣一個多路CDMA信號通用解擴解調(diào)平臺。該平臺將保證處理CDMA解擴解調(diào)的
關(guān)鍵字：通訊無線網(wǎng)絡(luò) 嵌入式系統(tǒng) 單片機 FPGA DS/CDMA 無線通信

高速DSP系統(tǒng)PCB板的可靠性設(shè)計

引言　　由于微電子技術(shù)的高速發(fā)展，由IC芯片構(gòu)成的數(shù)字電子系統(tǒng)朝著規(guī)模大、體積小、速度快的方向飛速發(fā)展，而且發(fā)展速度越來越快。新器件的應(yīng)用導(dǎo)致現(xiàn)代EDA設(shè)計的電路布局密度大，而且信號的頻率也很高，隨著高速器件的使用，高速DSP(數(shù)字信號處理) 系統(tǒng)設(shè)計會越來越多，處理高速DSP應(yīng)用系統(tǒng)中的信號問題成為設(shè)計的重要問題，在這種設(shè)計中，其特點是系統(tǒng)數(shù)據(jù)速率、時鐘速率和電路密集度都在不斷增加，其PCB印制板的設(shè)計表現(xiàn)出與低速設(shè)計截然不同的行為特點，即出現(xiàn)信號完整性問題、
關(guān)鍵字：嵌入式系統(tǒng) 單片機 DSP PCB 嵌入式

實現(xiàn)多端口1Gbps 和10Gbps TCP/iSCSI 協(xié)議處理任務(wù)卸載解決方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA Virtex-5 PCIExpress 賽靈思公司

FPGA創(chuàng)新中心落戶無錫國家集成電路設(shè)計基地

賽靈思公司與無錫國家高新技術(shù)產(chǎn)業(yè)開發(fā)區(qū)管理委員會今天共同宣布成立無錫國家集成電路設(shè)計基地FPGA（現(xiàn)場可編程門陣列）創(chuàng)新中心，并隆重舉行賽靈思正式授權(quán)“無錫國家集成電路設(shè)計基地—賽靈思聯(lián)合實驗室”揭牌儀式。無錫新區(qū)管委會副主任朱曉紅以及賽靈思公司研究實驗室高級總監(jiān)、全球大學(xué)計劃負責(zé)人Patrick Lysaght等出席了成立大會并為聯(lián)合實驗室揭牌。作為國家級的集成電路設(shè)計基地，新的FPGA創(chuàng)新中心的成立以及聯(lián)合實驗室的打造，意味著可編程設(shè)計在電子設(shè)計領(lǐng)域的迅速發(fā)展已經(jīng)日漸成為主流，從簡單的數(shù)字
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 無錫嵌入式

Altera的PCI-SIG兼容x1和x4PCI Express解決方案支持Arria GX FPGA

Altera公司(NASDAQ: ALTR)今天宣布，其低成本Arria™ GX FPGA開發(fā)套件在首次提交后便通過了PCI-SIG的兼容性測試。Altera® Arria GX FPGA結(jié)合Altera PCI Express x4 MegaCore®知識產(chǎn)權(quán)(IP)功能，組成了業(yè)界成本最低的PCI-SIG兼容開發(fā)套件。套件為設(shè)計人員開發(fā)通信、存儲、計算、工業(yè)、醫(yī)療和消費類應(yīng)用
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Altera Arria GX FPGA 嵌入式