首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-pwm

fpga-pwm 文章 最新資訊

硬件描述語言Verilog HDL設計進階之：自動轉換量程頻率計控制器

  • 本實例使用Verilog HDL設計一個可自動轉換量程的頻率計控制器。在設計過程中，使用了狀態(tài)機的設計方法，讀者可根據綜合實例6的流程將本實例的語言設計模塊添加到自己的工程中。
  • 關鍵字： VerilogHDL  頻率計控制器  FPGA  

基于PXI總線的航天設備測試用高精度恒流源的設計與實現

  • 給出了一種基于PXI總線的高精度恒流源的實現方法，介紹了其電路各個組成部分。測量結果其精度和分辨率均為15．7位，可應用于要求高精度的測試系統(tǒng)。
  • 關鍵字： 高精度恒流源  PXI總線  FPGA  

硬件描述語言Verilog HDL設計進階之： 典型實例-狀態(tài)機應用

  • 狀態(tài)機設計是HDL設計里面的精華，幾乎所有的設計里面都或多或少地使用了狀態(tài)機的思想。狀態(tài)機，顧名思義，就是一系列狀態(tài)組成的一個循環(huán)機制，這樣的結構使得編程人員能夠更好地使用HDL語言，同時具有特定風格的狀態(tài)機也能提高程序的可讀性和調試性。
  • 關鍵字： VerilogHDL  狀態(tài)機  FPGA  

硬件描述語言Verilog HDL設計進階之： 邏輯綜合的原則以及可綜合的代碼設計風格

  • 用always塊設計純組合邏輯電路時，在生成組合邏輯的always塊中，參與賦值的所有信號都必須有明確的值，即在賦值表達式右端參與賦值的信號都必需在always @(敏感電平列表)中列出。
  • 關鍵字： VerilogHDL  邏輯綜合  FPGA  

基于FPGA的可配置判決反饋均衡器的設計

  • 在移動通信和高速無線數據通信中，多徑效應和信道帶寬的有限性以及信道特性的不完善性導致數據傳輸時不可避免的產生碼間干擾，成為影響通信質量的主要因素，而信道的均衡技術可以消除碼間干擾和噪聲，并減少誤碼率。其中判決反饋均衡器（DFE）是一種非常有效且應用廣泛得對付多徑干擾得措施。
  • 關鍵字： 無線數據通訊  可配置均衡器  FPGA  

Verilog HDL基礎之：實例5 交通燈控制器

  • 本實例通過Verilog HDL語言設計一個簡易的交通等控制器，實現一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。
  • 關鍵字： VerilogHDL  華清遠見  FPGA  交通燈控制器  

基于FPGA的CAN總線轉換USB接口的設計方案

  • 這里以CAN總線通信接口為例，詳細論述了基于FPGA的CAN總線轉換USB接口的設計方案。
  • 關鍵字： 光電隔離  CAN總線轉換器  FPGA  

借助MATLAB算法數學模型實現FPGA浮點定點轉換

  • 當創(chuàng)建一個 DSP 算法的數學模型時，MATLAB 是天然之選，且出于硬件考慮，可以無阻礙地使用。將一個算法轉換為在 FPGA 上實現的定點模型是一個復雜的、可從 AccelDSP Synthesis 綜合工具提供的自動化、加速和可視化功能中大大受益的過程。
  • 關鍵字： DSP算法  matlab  FPGA  

FPGA最小系統(tǒng)之：實例1 在Altera的FPGA開發(fā)板上運行第一個FPGA程序

  • 本節(jié)旨在通過給定的工程實例——“蜂鳴器播放梁祝音樂”來熟悉Altera Quartus II軟件的基本操作、設計、編譯及仿真流程。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設計的硬件實現，熟悉Altera FPGA開發(fā)板的使用及配置方式。
  • 關鍵字： Cyclone  Altera  FPGA  QuartusII  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：硬件系統(tǒng)的調試方法

  • 隨著FPGA芯片的密度和性能不斷提高，調試的復雜程度也越來越高。BGA封裝的大量使用更增加了板子調試的難度。所以在調試FPGA電路時要遵循一定的原則和技巧，才能減少調試時間，避免誤操作損壞電路。
  • 關鍵字： BGA封裝  ASRAM  FPGA  QuartusII  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：硬件系統(tǒng)的設計技巧

  • FPGA的硬件設計不同于DSP和ARM系統(tǒng)，比較靈活和自由。只要設計好專用管腳的電路，通用I/O的連接可以自己定義。因此，FPGA的電路設計中會有一些特殊的技巧可以參考。
  • 關鍵字： EP1C6Q240  Altera  EP1C12Q240  FPGA  SDRAM  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：最小系統(tǒng)電路分析

  • FPGA的管腳主要包括：用戶I/O（User I/O）、配置管腳、電源、時鐘及特殊應用管腳等。其中有些管腳可有多種用途，所以在設計FPGA電路之前，需要認真的閱讀相應FPGA的芯片手冊。
  • 關鍵字： Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統(tǒng)  

基于Xilinx FPGA的嵌入式Linux設計流程

  • 結合FPGA和Linux雙方優(yōu)勢，可以很好地滿足嵌入式系統(tǒng)設計需求，量體裁衣，去除冗余。本文給出了一種基于Xilinx FPGA的嵌入式Linux操作系統(tǒng)解決方案。
  • 關鍵字： 操作系統(tǒng)加載  Linux  FPGA  

FPGA跨時鐘域異步時鐘設計的幾種同步策略

  • 實際的工程中，純粹單時鐘系統(tǒng)設計的情況很少，特別是設計模塊與外圍芯片的通信中，跨時鐘域的情況經常不可避免。如果對跨時鐘域帶來的亞穩(wěn)態(tài)、采樣丟失、潛在邏輯錯誤等等一系列問題處理不當，將導致系統(tǒng)無法運行。本文總結出了幾種同步策略來解決跨時鐘域問題。
  • 關鍵字： 跨時鐘域  同步時序  FPGA  

基于SPI Flash實現FPGA的復用配置

  • SPI(Serial Peripheral Interface，串行外圍設備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上只占用4根線，不僅節(jié)約了芯片的引腳，同時在PCB的布局上還節(jié)省空間。正是出于這種簡單、易用的特性，現在越來越多的芯片集成了這種通信協議。
  • 關鍵字： 復用編程  SPIFlash  FPGA  
共7257條 86/484 |‹ « 84 85 86 87 88 89 90 91 92 93 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473