首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-pwm

fpga-pwm 文章 最新資訊

基于單片機(jī)和FPGA的頻率特性測試儀的設(shè)計(jì)

  • 1 引言
    頻率特性是網(wǎng)絡(luò)的性能最直觀反映。頻率特性測試儀是測量網(wǎng)絡(luò)的幅頻特性和相頻特性，并顯示相應(yīng)曲線的一種快速、方便、動態(tài)、直觀的測量儀器，可廣泛應(yīng)用于電子工程領(lǐng)域。
    該測試儀以掃頻外差為基本
  • 關(guān)鍵字： 測試儀  設(shè)計(jì)  特性  頻率  單片機(jī)  FPGA  基于  

一種基于FPGA的PXA270外設(shè)時序轉(zhuǎn)換接口設(shè)計(jì)

  • 1 引言
    ARCNET協(xié)議應(yīng)用于高速動車組列車通信網(wǎng)絡(luò)時，產(chǎn)生中央控制單元處理器PXA270與專用協(xié)議控制器件COM20020相連的時序不匹配問題，若用通用數(shù)字電路模塊進(jìn)行時序轉(zhuǎn)換，PXA270需占用PXA270專門的資源(CPU時間
  • 關(guān)鍵字： FPGA  270  PXA  外設(shè)    

Xilinx FPGA支持杜比數(shù)碼專業(yè)編碼器

  • 　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))日前宣布，現(xiàn)場可編程門陣列 (FPGA) 首次實(shí)現(xiàn)對多通道杜比數(shù)碼專業(yè)編碼功能的支持。利用這種實(shí)施在賽靈思 Virtex®-5 器件中的編碼功能，廣播設(shè)備開發(fā)人員可針對快速變化的設(shè)計(jì)要求做出極其靈活的反應(yīng)，充分滿足高性能、低功耗系統(tǒng)和精簡材料清單的需求，以降低開發(fā)成本。 　　賽靈思與業(yè)界領(lǐng)先的可重配置多媒體與通信IP 模塊供應(yīng)商 Coreworks聯(lián)手協(xié)作，向 Virtex-5 FPGA 移植了
  • 關(guān)鍵字： Xilinx  FPGA  編碼器  

DCT域數(shù)字水印算法的FPGA實(shí)現(xiàn)

  • 1 引言
    隨著計(jì)算機(jī)網(wǎng)絡(luò)和數(shù)字通信技術(shù)的迅速發(fā)展，數(shù)字技術(shù)使數(shù)字多媒體(數(shù)字視頻、數(shù)字音頻、數(shù)字圖像等)的傳輸與復(fù)制變得非常容易，但卻增加了多媒體信息被非法盜版的機(jī)會。數(shù)字作品的版權(quán)保護(hù)成為一個急需解
  • 關(guān)鍵字： FPGA  DCT  數(shù)字水印算法    

拉普拉斯算子的FPGA實(shí)現(xiàn)方法

  • 為了能快速實(shí)現(xiàn)Laplacian算子高頻增強(qiáng)功能，通過理論研究設(shè)計(jì)出該算子實(shí)現(xiàn)的硬件結(jié)構(gòu)。提出一種調(diào)用仿真軟件中宏功能塊快速實(shí)現(xiàn)算法的硬件實(shí)現(xiàn)模式。詳細(xì)介紹使用QuattusⅡ中Megafunctions宏功能模塊庫實(shí)現(xiàn)3×3模板Laplacian算子的過程。通過實(shí)驗(yàn)結(jié)果表明，用該方法實(shí)現(xiàn)的算子能夠取得良好的濾波效果，且設(shè)計(jì)方便、有效，為相似功能模塊的設(shè)計(jì)提供了新思路。
  • 關(guān)鍵字： FPGA  拉普拉斯算子  實(shí)現(xiàn)方法    

基于FPGA的多按鍵狀態(tài)識別系統(tǒng)設(shè)計(jì)方案

  • 1引言按鍵作為普通的輸入外設(shè)，在儀器儀表工業(yè)設(shè)備和家用電器中得到廣泛應(yīng)用。目前，按鍵輸入電路Ⅲ...
  • 關(guān)鍵字： FPGA  多按鍵狀態(tài)識別  設(shè)計(jì)  

寬帶數(shù)字接收機(jī)的研究及實(shí)現(xiàn)

  • 1 引言
    軟件無線電是一種基于高速、高精度A／D轉(zhuǎn)換器與高速FPGA／DSP器件，并以軟件為核心的嶄新體系結(jié)構(gòu)。受A/D轉(zhuǎn)換器制約，直接采樣處理射頻信號有一定難度，因此目前普遍采用中頻數(shù)字化方案：射頻信號首先進(jìn)
  • 關(guān)鍵字： 實(shí)現(xiàn)  研究  接收機(jī)  數(shù)字  寬帶  A／D轉(zhuǎn)換器  FPGA  

基于FPGA和USB 2．0的高速CCD聲光信號采集系統(tǒng)

  • 設(shè)計(jì)一個基于FPGA和USB 2．0接口控制芯片的高速線陣CCD聲光信號采集系統(tǒng)。FPGA是硬件電路系統(tǒng)的核心，主要完成線陣CCD時序脈沖的產(chǎn)生，專用A/D芯片的采樣控制以及FIFO緩存數(shù)據(jù)的片內(nèi)配置，并通過USB 2．0接口與上位機(jī)實(shí)現(xiàn)通信。討論并開發(fā)了USB 2．0接口控制芯片的固件程序、USB驅(qū)動程序及上位機(jī)應(yīng)用程序。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)達(dá)到了設(shè)計(jì)要求，可廣泛應(yīng)用于相關(guān)領(lǐng)域的信號檢測。
  • 關(guān)鍵字： 信號  采集  系統(tǒng)  聲光  CCD  FPGA  USB  高速  基于  轉(zhuǎn)換器  

Maxim推出單相Quick-PWM控制器

  • 　　Maxim推出用于為NVIDIA® GPU供電的單相降壓控制器MAX17409。器件的有源電壓定位功能可根據(jù)負(fù)載電流動態(tài)降低輸出電壓，從而有效降低功耗以及對輸出電容的要求。在MAX17409的輸出端通過電流檢測電阻或電感的直流電阻檢測負(fù)載電流，最大程度地降低了噪聲敏感度。MAX17409非常適合用于NVIDIA GPU內(nèi)核電源、筆記本/臺式機(jī)/服務(wù)器、或用作通用電壓定位降壓轉(zhuǎn)換器。 　　器件的開關(guān)頻率可以在200kHz至600kHz范圍內(nèi)調(diào)節(jié)，允許設(shè)計(jì)人員優(yōu)化效率或元件成本/尺寸。器件還
  • 關(guān)鍵字： Maxim  單相降壓控制器  Quick-PWM  MAX17409  

基于FPGA的微流控芯片電泳控制系統(tǒng)設(shè)計(jì)

  • 1 概 述
    微型全分析系統(tǒng)的概念由Manz于20世紀(jì)90年代初提出，是集進(jìn)樣、樣品處理、分離檢測為一體的微型檢測和分析系統(tǒng)。微流控芯片是其主要部件，采用微電子機(jī)械系統(tǒng)技術(shù)集成了微管道、微電極等多種功能元器件。
  • 關(guān)鍵字： FPGA  微流控芯片  電泳  控制系統(tǒng)設(shè)計(jì)    

Sobel邊緣檢測的FPGA實(shí)現(xiàn)

  • 為了采用FPGA來實(shí)時實(shí)現(xiàn)Sobel邊緣檢測，設(shè)計(jì)者往往自己編寫代碼。在此介紹基于QuartusⅡ提供的參數(shù)可設(shè)置宏功能模塊，實(shí)現(xiàn)Sobel邊緣檢測的新方案。該方案獲得了比用戶編寫的代碼更優(yōu)的綜合和實(shí)現(xiàn)結(jié)果，節(jié)省了寶貴的設(shè)計(jì)時間，并且獲得了很好的邊緣檢測效果。
  • 關(guān)鍵字： Sobel  FPGA  邊緣檢測    

基于FPGA與色敏傳感器的顏色識別系統(tǒng)

  • 1 概 述
    在當(dāng)今的社會生活中，顏色識別得到越來越廣泛的應(yīng)用。各個領(lǐng)域的廣泛應(yīng)用需求使顏色識別技術(shù)有了長足的發(fā)展，結(jié)合其他技術(shù)，可為工業(yè)控制、產(chǎn)品制造等多個行業(yè)更好地服務(wù)。目前，顏色識別技術(shù)主要是通過
  • 關(guān)鍵字： FPGA  敏傳感器  識別系統(tǒng)    

FPGA異步FIFO設(shè)計(jì)中的問題與解決辦法

  • 隨著數(shù)字電子系統(tǒng)設(shè)計(jì)規(guī)模的擴(kuò)大，一些實(shí)際應(yīng)用系統(tǒng)中往往含有多個時鐘，數(shù)據(jù)不可避免地要在不同的時鐘域之間傳遞。如何在異步時鐘之間傳輸數(shù)據(jù)，是數(shù)據(jù)傳輸中一個至關(guān)重要的問題，而采用FIFO正是解決這一問題的
  • 關(guān)鍵字： FPGA  FIFO    

基于FPGA的DDS信號發(fā)生器設(shè)計(jì)

  • 介紹基于DDS的信號發(fā)生器工作原理和設(shè)計(jì)過程，并對關(guān)鍵模塊及外圍電路進(jìn)行了仿真和誤差分析。經(jīng)功能驗(yàn)證和分析測試，達(dá)到了預(yù)定的各項(xiàng)技術(shù)指標(biāo)。旨在建立一種以FPGA為核心，功能可裁剪、波形任意調(diào)整的高性能信號發(fā)生器設(shè)計(jì)方法。采用該設(shè)計(jì)法將有效地降低開發(fā)成本，提高設(shè)計(jì)效率，并具有一定的工程指導(dǎo)意義和實(shí)用價(jià)值。
  • 關(guān)鍵字： FPGA  DDS  信號發(fā)生器    
共7264條 391/485 |‹ « 389 390 391 392 393 394 395 396 397 398 » ›|

fpga-pwm介紹

您好，目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473