fpga-pwm 文章進(jìn)入fpga-pwm技術(shù)社區(qū)

FPGA工作原理與簡(jiǎn)介

　　FPGA工作原理與簡(jiǎn)介　　如前所述，F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門(mén)電路有限的缺點(diǎn)?！　∮捎贔PGA需要被反復(fù)燒寫(xiě)，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿(mǎn)足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級(jí)FPGA采用Flash或者熔絲與反熔
關(guān)鍵字： FPGA Xilinx Altera

用于反激式適配器的多功能PWM控制器 FAN6754

當(dāng)你把幾乎任何小型計(jì)算或消費(fèi)電子設(shè)備插入電源插座時(shí)，便不難發(fā)現(xiàn)手中的插頭大部分都連接到外部電源(EPS)。EPS是所有小型電子設(shè)備工作的必不可少的部分，單單在美國(guó)，就有多達(dá)15億個(gè)在使用中 (據(jù)業(yè)界估計(jì)，在全球則
關(guān)鍵字： 6754 PWM FAN 反激式

可在1％~99％范圍內(nèi)數(shù)字式設(shè)定占空比的高精度PWM波產(chǎn)生電路

電路的功能關(guān)于PWM波的產(chǎn)生，采用最多的方法是用電壓比較器把要調(diào)制的信號(hào)與線(xiàn)性好的三角波進(jìn)行比較。本電路可用數(shù)字據(jù)以1%為1檔在1%~99%范圍內(nèi)準(zhǔn)確無(wú)
關(guān)鍵字： PWM 99 數(shù)字式設(shè)定

常用FPGA/CPLD四種設(shè)計(jì)技巧

常用FPGA/CPLD四種設(shè)計(jì)技巧,FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話(huà)題，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線(xiàn)操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日
關(guān)鍵字： FPGA CPLD 設(shè)計(jì)技巧

FPGA/EPLD的自上而下設(shè)計(jì)方法

FPGA/EPLD的自上而下設(shè)計(jì)方法,FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法：　　傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的，如圖1所示。通過(guò)調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫(kù)，在電路原理圖中繪制所設(shè)計(jì)的系統(tǒng)，然后通過(guò)網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
關(guān)鍵字： FPGA EPLD 自上而下設(shè)計(jì)方法

不斷演進(jìn)的無(wú)源光網(wǎng)絡(luò)(PON)需要FPGA設(shè)計(jì)的靈活性支持

FPGA技術(shù)、低成本光學(xué)器件以及無(wú)源架構(gòu)都為無(wú)源光網(wǎng)絡(luò)(PON)以及這些網(wǎng)絡(luò)的演進(jìn)做出了巨大貢獻(xiàn)。系統(tǒng)級(jí)OEM廠商不斷發(fā)現(xiàn)，F(xiàn)PGA能夠提供技術(shù)性設(shè)計(jì)和經(jīng)濟(jì)
關(guān)鍵字： FPGA PON 無(wú)源光網(wǎng)絡(luò)

是什么讓我成為一個(gè)厲害的工程師？

　　傳說(shuō)中有一對(duì)美麗的紅舞鞋，穿上它，你將舞出最美麗的舞步……　　正式從事電子硬件設(shè)計(jì)工作有十幾年時(shí)光了，回憶起剛接觸電子，感觸很多……雖然經(jīng)歷了很多酸甜苦辣，但也給我的生活增添了很多色彩……　　第一次真正意義上的接觸電子應(yīng)當(dāng)算是高中的時(shí)候。當(dāng)時(shí)很喜歡學(xué)校圖書(shū)館里的一份雜志，雜志名字不記得了，只記得雜志里有兩頁(yè)是關(guān)于電子制作的，當(dāng)時(shí)那兩頁(yè)一直是我的最?lèi)?ài)……慢慢的積累了一些電子方面的知識(shí)，也逐漸有了自己要做一塊電路板的想法……　　那時(shí)我對(duì)電子的感情用“癡迷”兩個(gè)字來(lái)形容絕不為過(guò)――因這家境不好，我每月只有不
關(guān)鍵字： ARM FPGA

3個(gè)思路教你使用STM32測(cè)量頻率和占空比

　　使用平臺(tái)：官方STM32F429DISCOVERY開(kāi)發(fā)板，180MHz的主頻，定時(shí)器頻率90MHz?！　∠嚓P(guān)題目：　　(1)測(cè)量脈沖信號(hào)頻率f_O，頻率范圍為10Hz～2MHz，測(cè)量誤差的絕對(duì)值不大于0.1%。(15分)　　(2)測(cè)量脈沖信號(hào)占空比D，測(cè)量范圍為10%～90%，測(cè)量誤差的絕對(duì)值不大于2%。(15分)　　思路一：外部中斷　　思路：這種方法是很容易想到的，而且對(duì)幾乎所有MCU都適用(連51都可以)。方法也很簡(jiǎn)單，聲明一個(gè)計(jì)數(shù)變量TIM_cnt，每次一個(gè)上升沿/下降沿就進(jìn)入一次中斷，對(duì)TIM
關(guān)鍵字： STM32 PWM

一種新的三相電壓型PWM整流器控制方法

摘要：針對(duì)采用常規(guī)控制方式的PWM整流器存在動(dòng)靜態(tài)性能較差的問(wèn)題，提出了一種PWM整流器的新型控制方法。該方法電壓外環(huán)采用滑?？刂疲娏鲀?nèi)環(huán)采用內(nèi)?？刂?，結(jié)合了滑?？刂坪蛢?nèi)?？刂频膬?yōu)點(diǎn)，即充分利用滑模控制的
關(guān)鍵字： PWM 三相電壓型控制方法整流器

什么是LabVIEW FPGA？NI FlexRIO必須使用FPGA模塊嗎？

NI LabVIEW FPGA模塊可以幫助您利用LabVIEW程序框圖對(duì)一個(gè)FPGA進(jìn)行編程。在其底層，該模塊采用代碼生成技術(shù)實(shí)現(xiàn)圖形化開(kāi)發(fā)環(huán)境與FPGA硬件的整合。這種
關(guān)鍵字： FPGA LabVIEW FlexRIO 模塊

FPGA 解決方案和標(biāo)準(zhǔn)控制器內(nèi)核比較

FPGA 解決方案和標(biāo)準(zhǔn)控制器內(nèi)核比較,　MicroBlaze處理器是賽靈思(Xilinx)在嵌入式開(kāi)發(fā)套件 (EDK) 中提供的兩款32位內(nèi)核之一，是實(shí)現(xiàn)硬件加速的靈活工具。圖1是MicroBlaze的典型設(shè)計(jì)。該內(nèi)核含有一個(gè)32位乘法器，但不含浮點(diǎn)單元(FPU)、桶式移位器或?qū)Ｓ糜?/li>
關(guān)鍵字： FPGA 方案標(biāo)準(zhǔn) 比較

正交相干檢波方法及FPGA的實(shí)現(xiàn)

正交相干檢波方法及FPGA的實(shí)現(xiàn),引言
現(xiàn)代雷達(dá)普遍采用相參信號(hào)來(lái)進(jìn)行處理，而如何獲得高精度基帶數(shù)字正交(I，Q)信號(hào)是整個(gè)系統(tǒng)信號(hào)處理成敗的關(guān)鍵。傳統(tǒng)的做法是采用模擬相位檢波器來(lái)得到I、Q信號(hào)，其正交性能一般為：幅度平衡在2％左右，相位
關(guān)鍵字： FPGA 相干檢波方法

基于FPGA與SDRAM的數(shù)字電視信號(hào)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

要FPGA與的數(shù)字信號(hào)采集系統(tǒng)。可以提供大容量的存儲(chǔ)空間。提供優(yōu)秀的系統(tǒng)適應(yīng)能力。該方案通過(guò)計(jì)算機(jī)并口實(shí)現(xiàn)與計(jì)算機(jī)的通信 ,但是高性能的邏輯分析儀
關(guān)鍵字： SDRAM FPGA 數(shù)字電視信號(hào) 采集系統(tǒng)

扎克伯格的AI芯：高調(diào)挖角，瘋狂招人

　　據(jù)悉國(guó)內(nèi)正在熱議“缺芯”的時(shí)候，F(xiàn)acebook傳出正在招人，計(jì)劃自己研發(fā)AI芯片。　　目前，F(xiàn)acebook的AI芯片團(tuán)隊(duì)還處在早期的起步組建階段。就在最近，F(xiàn)acebook才剛剛從谷歌挖來(lái)一員大將——谷歌前芯片產(chǎn)品開(kāi)發(fā)部門(mén)負(fù)責(zé)人Shahriar Rabii跳槽，擔(dān)任Facebook副總監(jiān)及芯片部分負(fù)責(zé)人一職?！　《缰暗?月19日，F(xiàn)acebook的第一條AI芯片招聘信息開(kāi)始在線(xiàn)上流傳。在招聘信息當(dāng)中，F(xiàn)acebook宣布即將為招聘一名管理者(Manger)來(lái)組建“端對(duì)端SoC/ASIC固件和
關(guān)鍵字： AI FPGA

基于DSP+FPGA+ASIC的實(shí)時(shí)圖像處理架構(gòu)設(shè)計(jì)

　　1.引言　　隨著紅外焦平面陣列技術(shù)的快速發(fā)展，紅外成像系統(tǒng)實(shí)現(xiàn)了高幀頻、高分辨率、高可靠性及微型化，在目標(biāo)跟蹤、智能交通監(jiān)控中得到了越來(lái)越多的應(yīng)用，并向更加廣泛的軍事及民用領(lǐng)域擴(kuò)展。實(shí)時(shí)紅外圖像處理系統(tǒng)一般會(huì)包括非均勻校正、圖像增強(qiáng)、圖像分割、區(qū)域特征提取、目標(biāo)檢測(cè)及跟蹤等不同層次的實(shí)時(shí)圖像處理算法，由于圖像處理的數(shù)據(jù)量大，數(shù)據(jù)處理相關(guān)性高，因此實(shí)時(shí)紅外圖像處理系統(tǒng)必須具有強(qiáng)大的運(yùn)算能力。目前有些紅外圖像處理系統(tǒng)使用FPGA實(shí)現(xiàn)可重構(gòu)計(jì)算系統(tǒng)[1]，運(yùn)算速度快，但對(duì)于復(fù)雜算法的實(shí)現(xiàn)難度比較高，且靈活性
關(guān)鍵字： DSP FPGA ASIC