首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-pwm

fpga-pwm 文章 最新資訊

基于PCI接口芯片外擴FIFO的FPGA實現(xiàn)

基于FPGA的MIII總線與RS422通信協(xié)議轉(zhuǎn)換板的設計

FPGA設計工具淺談

FPGA硬件電路的調(diào)試

ZVT－PWM移相軟開關通信基礎--電源模塊的設計

  • 摘要：簡單介紹ZVT—PWM移相軟開關變換電路的原理及特點，研究采用移相全橋ZVT－PWM軟開關變換電路的設計方法，并給出通信基礎開關電源整流模塊的設計實例及試驗結果。關鍵詞：開關電源脈寬調(diào)制移相全橋ZVT軟開
  • 關鍵字： 電源  模塊  設計  基礎  通信  PWM  相軟  開關  ZVT  

羅氏諧振器―一種用于DC/DC變換器的PWM信號發(fā)生器

  • 摘要：羅氏諧振器是一種脈寬調(diào)制（PWM）開關信號發(fā)生器，它可以產(chǎn)生PWM脈沖列來控制DC/DC變換器，如羅氏復舉電路變換器[1]。這種諧振器僅由三個運算放大器（OA）組成，能產(chǎn)生開關信號脈沖列來控制靜態(tài)開關的導通和關
  • 關鍵字： PWM  信號發(fā)生器  變換器  DC/DC  諧振器  用于  羅氏  

FIR濾波器的FPGA實現(xiàn)方法

  • 為了給實際應用中選擇合適FIR濾波器的FPGA實現(xiàn)結構提供參考，首先從FIR數(shù)字濾波器的基本原理出發(fā)，分析了FIR濾波器的結構特點，然后分別介紹了基于FPGA的FIR濾波器的串行、并行、轉(zhuǎn)置型、FFT型和分布式結構型的實現(xiàn)方法，對于各種實現(xiàn)的結構做了分析、比較以及優(yōu)化處理，特別是對基于FFT的FIR濾波器與傳統(tǒng)卷積結構進行了精確的數(shù)值計算比較，最后得出滿足于低階或高階的各種FIR濾波器實現(xiàn)結構的適用范圍及其優(yōu)缺點，并針對實際工程應用提出了下一步需解決的問題。
  • 關鍵字： FPGA  FIR  濾波器  實現(xiàn)方法    

新型ZVZCT軟開關PWM變換器的研究

  • 摘要:提出一種新型的ZVZCT軟開關PWM變換器,主開關管電壓電流為互相錯開的梯形波(4個零、4個斜坡)，輔助管為零電流通斷，特別適用于以IGBT為開關器件的高壓大功率場合。通過理論分析、參數(shù)選擇、電路仿真和實驗結果對
  • 關鍵字： 變換器  研究  PWM  開關  ZVZCT  新型  

準固定頻率滯環(huán)PWM電流模式控制方法的研究

  • 摘要:本文針對現(xiàn)有PWM電流模式控制方法的固定開關頻率與控制快速性之間的矛盾,提出了一種準固定頻率滯環(huán)PWM電流模式控制方法,這種控制方法在適當放寬對開關頻率的嚴格要求的條件下,使電流控制的快速性大大提高,同時保
  • 關鍵字： 控制  方法  研究  模式  電流  頻率  PWM  固定  

基于FPGA的24×24位低功耗乘法器的設計

  • 通過對現(xiàn)有編碼算法的改進，提出一種新的編碼算法，它降低功耗的方法是通過減少部分積的數(shù)量來實現(xiàn)的。因為乘法器的運算主要是部分積的相加，因此，減少部分積的數(shù)量可以降低乘法器中加法器的數(shù)量，從而實現(xiàn)功耗的減低。在部分積的累加過程中．又對用到的傳統(tǒng)全加器和半加器進行了必要的改進，避免了CMOS輸入信號不必要的翻轉(zhuǎn)，從而降低了乘法器的動態(tài)功耗。通過在Altera公司的FPGA芯片EP2CTOF896C中進行功耗測試，給出了測試結果，并與現(xiàn)有的兩種編碼算法進行了比較。功耗分別降低3．5％和8．4％。
  • 關鍵字： FPGA  24位  低功耗  乘法器    

基于FPGA的多時鐘片上網(wǎng)絡設計

  • 本文介紹了一個基于FPGA 的高效率多時鐘的虛擬直通路由器，通過優(yōu)化中央仲裁器和交叉點矩陣，以爭取較小面積和更高的性能。同時，擴展路由器運作在獨立頻率的多時鐘NoC 架構中，并在一個3×3Mesh 的架構下實驗，分析其性能特點，比較得出多時鐘片上網(wǎng)絡具有更高的性能。
  • 關鍵字： FPGA  多時鐘  片上網(wǎng)絡    

基于DSP Builder數(shù)字信號處理器的FPGA設計

  • 針對使用硬件描述語言進行設計存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設計工具的數(shù)字信號處理器設計方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設計流程，設計了一個12階FIR低通數(shù)字濾波器，通過Quaxtus時序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測試對設計進行了驗證。結果表明，所設計的FIR濾波器功能正確，性能良好。
  • 關鍵字： Builder  FPGA  DSP  數(shù)字信號處理器    

采用MAX II器件實現(xiàn)FPGA設計安全解決方案

  • 　本文提供的解決方案可防止FPGA設計被拷貝，即使配置比特流被捕獲，也可以保證FPGA設計的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前，禁止用戶設計功能來實現(xiàn)這種安全性。選用MAX II器件來產(chǎn)生握手令牌，這是因為該器件具有非易失性，關電時可保持配置數(shù)據(jù)。而且，對于這種應用，MAX II器件是最具成本效益的CPLD。本文還介紹了采用這種方案的一個參考設計。
  • 關鍵字： FPGA  MAX  器件  方案    

擴頻通信芯片STEL-2000A的FPGA實現(xiàn)

  • 針對傳統(tǒng)集成電路(ASIC)功能固定、升級困難等缺點，利用FPGA實現(xiàn)了擴頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進行低通濾波，給出了DQPSK解調(diào)的原理和實現(xiàn)方法，推導出一種簡便的引入π／4固定相移的實現(xiàn)方法。采用模塊化的設計方法使用VHDL語言編寫出源程序，在VIrtex-II Pro開發(fā)板上成功實現(xiàn)了整個系統(tǒng)。測試結果表明該系統(tǒng)正確實現(xiàn)了STEL-2000A的核心功能。
  • 關鍵字： STEL  2000  FPGA  擴頻通信    

基于FPGA的光纖光柵解調(diào)系統(tǒng)的研究

  • 波長信號的解調(diào)是實現(xiàn)光纖光柵傳感網(wǎng)絡的關鍵，基于現(xiàn)有的光纖光柵傳感器解調(diào)方法，提出一種基于FPGA的雙匹配光纖光柵解調(diào)方法，此系統(tǒng)是一種高速率、高精度、低成本的解調(diào)系統(tǒng)，并且通過引入雙匹配光柵有效地克服了雙值問題同時擴大了檢測范圍。分析了光纖光柵的測溫原理并給出了該方案軟硬件設計，綜合考慮系統(tǒng)的解調(diào)精度和FPGA的處理速度給出了基于拉格朗日的曲線擬合算法。
  • 關鍵字： FPGA  光纖光柵  解調(diào)系統(tǒng)    
共7262條 327/485 |‹ « 325 326 327 328 329 330 331 332 333 334 » ›|

fpga-pwm介紹

您好，目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473