首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-pwm

fpga-pwm 文章 最新資訊

FPGA與ASIC

  • ASIC 和 FPGA 具有不同的價(jià)值主張，在作出選擇前必須仔細(xì)評(píng)估。兩種種技術(shù)對(duì)比。這里介紹了 ASIC 和 FPGA 的優(yōu)勢(shì)與劣勢(shì):
  • 關(guān)鍵字： 賽靈思  ASIC  FPGA  

什么是 FPGA？

  • 現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 是由通過(guò)可編程互連連接的可配置邏輯塊 (CLB) 矩陣構(gòu)成的可編程半導(dǎo)體器件。相對(duì)于專(zhuān)為特定設(shè)計(jì)定制構(gòu)建的專(zhuān)用集成電路 (ASIC) 而言，F(xiàn)PGA 能通過(guò)編程來(lái)滿(mǎn)足應(yīng)用和功能要求。
  • 關(guān)鍵字： 賽靈思  FPGA  ASIC  

調(diào)試FPGA硬件系統(tǒng)的一般步驟方法

  • 在調(diào)試FPGA電路時(shí)要遵循一定的原則和技巧，才能減少調(diào)試時(shí)間，避免誤操作損壞電路。一般情況下，可以參考以下步驟進(jìn)行FPGA硬件系統(tǒng)的調(diào)試。
    （1）首先在焊接硬件電路時(shí)，只焊接電源部分。使用萬(wàn)用表進(jìn)行測(cè)試，排除電
  • 關(guān)鍵字： FPGA  調(diào)試  硬件系統(tǒng)  方法    

基于SD卡的Virtex FPGA 配置方案

  • 本文首先簡(jiǎn)略介紹了幾種當(dāng)前對(duì)Virtex 系列FPGA 進(jìn)行配置的方式和其不足之處， 在此基礎(chǔ)上提出了一種使用微處理器讀取SD 卡中的配置數(shù)據(jù)，并通過(guò)SELECTMAP 接口 對(duì)FPGA 進(jìn)行配置的方案，并輔以電路圖和工作流程圖，以及配置數(shù)據(jù)在SD 卡中的存儲(chǔ)方 式進(jìn)行說(shuō)明。采用此配置方案可以使產(chǎn)品更新只涉及到修改SD 卡中的數(shù)據(jù)，方便靈活，有 利于降低大規(guī)模產(chǎn)品升級(jí)時(shí)的成本，適用于通信、工控等多個(gè)領(lǐng)域。
  • 關(guān)鍵字： Virtex  FPGA  SD卡  方案    

基于FPGA的SPI4.2接口設(shè)計(jì)

  • 1．引言SPI-4.2（System Packet Interface）是 OIF（Optical Internetworking Forum）定義的局部高速總線(xiàn)標(biāo)準(zhǔn)，用于 PHY層芯片到鏈路層芯片的 10Gbps信號(hào)傳輸。主要應(yīng)用有 OC-192 ATM、Packet over SONET/SDH（POS）
  • 關(guān)鍵字： FPGA  4.2  SPI  接口設(shè)計(jì)    

高精度PWM（脈沖寬度調(diào)制）式12位D-A轉(zhuǎn)換器

  • 電路的功能脈沖寬度調(diào)制式D-A轉(zhuǎn)換器多用于慢速響應(yīng)的電源控制電路。因?yàn)檩敵鲭妷喝Q于占空比，所以只要調(diào)準(zhǔn)滿(mǎn)量程電壓，就可成為高精度DAC。電路的選用普通器件，能以12位分辨率選定0~+10V電壓。電路工作原理輸入PW
  • 關(guān)鍵字： PWM  D-A  高精度  脈沖寬度調(diào)制    

萊迪思發(fā)布新款LATTICE DIAMOND設(shè)計(jì)軟件

  • 萊迪思半導(dǎo)體公司今日宣布發(fā)布Lattice Diamond設(shè)計(jì)軟件的1.4版本，這是適用于萊迪思FPGA產(chǎn)品的設(shè)計(jì)環(huán)境。Lattice Diamond 1.4軟件的用戶(hù)將得益于幾大實(shí)用的增強(qiáng)功能，使得FPGA設(shè)計(jì)探索更容易并且縮短產(chǎn)品上市時(shí)間。
  • 關(guān)鍵字： 萊迪思  FPGA  Lattice Diamond 1.4  

Altera率先實(shí)現(xiàn)28-nm FPGA與PLX技術(shù)公司PCIe Gen3交換機(jī)的互操作

  • Altera公司今天宣布，成功實(shí)現(xiàn)28-nm Stratix V GX FPGA與PLX技術(shù)公司ExpressLane PCI Express (PCIe) Gen3的互操作。Stratix V GX FPGA具有硬核PCIe Gen3 IP模塊，是目前發(fā)售的能夠與PCIe Gen3交換機(jī)實(shí)現(xiàn)互操作的唯一一款FPGA。
  • 關(guān)鍵字： Altera  FPGA  

賽靈思客戶(hù)喜獲首批Zynq-7000 器件

  • 全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. ) 今天宣布向客戶(hù)交付首批 Zynq-7000 可擴(kuò)展處理平臺(tái) (EPP)，這是其完整嵌入式處理平臺(tái)發(fā)展戰(zhàn)略的一個(gè)重大里程碑，率先為開(kāi)發(fā)人員提供堪比ASIC 的性能與功耗，F(xiàn)PGA 的靈活性以及微處理器的可編程性。
  • 關(guān)鍵字： 賽靈思  FPGA  Zynq-7000   

基于單片機(jī)和FPGA的舞臺(tái)吊桿控制器的設(shè)計(jì)

  • 　　在舞臺(tái)機(jī)械設(shè)備中，吊桿起著重要的傷腦筋。在大型的影劇院，一場(chǎng)演出往往需要調(diào)動(dòng)大量的舞臺(tái)背景，有時(shí)要控制 ...
  • 關(guān)鍵字： 單片機(jī)  FPGA  舞臺(tái)吊桿控制器  

直序擴(kuò)頻的研究與FPGA實(shí)現(xiàn)

  • 摘要 直接序列擴(kuò)頻通信系統(tǒng)以強(qiáng)抗噪聲、低截獲性和多址通信等特點(diǎn)，在軍事及民用移動(dòng)通信網(wǎng)絡(luò)中得到廣泛應(yīng)用。文中對(duì)直序擴(kuò)頻的FPGA實(shí)現(xiàn)技術(shù)進(jìn)行了研究。以QuartusII為開(kāi)發(fā)工具，建立了一個(gè)初步的直接序列擴(kuò)頻通信系
  • 關(guān)鍵字： 實(shí)現(xiàn)  FPGA  研究  擴(kuò)頻  

基于FPGA的高速流水線(xiàn)浮點(diǎn)乘法器設(shè)計(jì)與實(shí)現(xiàn)

  • 1 引言　　在數(shù)字化飛速發(fā)展的今天，人們對(duì)微處理器的性能要求也越來(lái)越高。作為衡量微處理器 性能的主要標(biāo)準(zhǔn)，主頻和乘法器運(yùn)行一次乘法的周期息息相關(guān)。因此，為了進(jìn)一步提高微處 理器性能，開(kāi)發(fā)高速高精度的乘法器
  • 關(guān)鍵字： FPGA  流水線(xiàn)  浮點(diǎn)  乘法器設(shè)計(jì)    

Microsemi推出SmartFusion cSoC與FPGA自有品牌計(jì)劃

  • 　　美高森美公司日前為其SmartFusion可定制化系統(tǒng)單芯片(cSoC)和廣泛的閃存型與反熔絲型(antifuse-based)FPGA解決方案組合推出自有品牌計(jì)劃(private labeling program)。主要的計(jì)劃內(nèi)容包括： 　　自定義標(biāo)志：器件可打上客戶(hù)的商標(biāo)與型號(hào)標(biāo)志 　　工廠編程：美高森美將負(fù)責(zé)為器件進(jìn)行編程，客戶(hù)無(wú)需自行建立編程能力與基礎(chǔ)架構(gòu) 　　授權(quán)：Microsemi的SmartFusion cSoC已包含一顆經(jīng)授權(quán)的ARM Cortex-M3處理器硬核，因此客戶(hù)無(wú)需再
  • 關(guān)鍵字： Microsemi  FPGA  

LED燈具驅(qū)動(dòng)技術(shù)發(fā)展趨勢(shì)分析

  • 科技進(jìn)步日新月異，科技創(chuàng)造人類(lèi)的新生活。近幾年，全球人類(lèi)共識(shí)：未來(lái)與綠色環(huán)保節(jié)能相關(guān)的產(chǎn)業(yè)前景光明燦爛...
  • 關(guān)鍵字： LED燈具    驅(qū)動(dòng)    PFC    PWM      

什么是FPGA、SOC、SOPC、DSP？

  • FPGAFPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定
  • 關(guān)鍵字： FPGA  SOPC  DSP  SOC    
共7262條 285/485 |‹ « 283 284 285 286 287 288 289 290 291 292 » ›|

fpga-pwm介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473