首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-nios

fpga-nios 文章 最新資訊

基于層次型AdaBoost檢測(cè)算法的快速人臉檢測(cè)在FPGA

  • 人臉檢測(cè)是指對(duì)于給定的圖像或視頻，判斷其中是否存在人臉，如果存在，則進(jìn)一步確定人臉的個(gè)數(shù)、具體位置以及大小的過(guò)程[1]。作為一個(gè)模式識(shí)別問(wèn)題，人臉檢驗(yàn)包含兩個(gè)方面的內(nèi)容，一是特征提取，二是分類方法設(shè)計(jì)。近
  • 關(guān)鍵字： AdaBoost  FPGA  檢測(cè)算法  人臉檢測(cè)    

一種遠(yuǎn)程在線更新FPGA程序的方法

  • 1 概述
    現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)器件具有高密度、低功耗、高速、高可靠性等優(yōu)點(diǎn)，在航空航天、通信、工業(yè)控制等方面得到了大量應(yīng)用。FPGA的處理器分為軟核和硬核，并且軟核處理器
  • 關(guān)鍵字： FPGA  遠(yuǎn)程  程序  方法    

低成本FPGA的JESD204A應(yīng)用

  • 引言 　　隨著人們訂購(gòu)無(wú)線服務(wù)數(shù)量的激增、各種服務(wù)類型的多樣化，以及更低的便攜式設(shè)備接入因特網(wǎng)的費(fèi)用，使得對(duì)于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機(jī)、3G上網(wǎng)本和3G平板電腦是引發(fā)對(duì)于無(wú)線數(shù)據(jù)服務(wù)和基站
  • 關(guān)鍵字： 應(yīng)用  JESD204A  FPGA  成本  

基于FPGA和單片機(jī)的位移測(cè)量裝置的設(shè)計(jì)

  • 　　位移傳感器廣泛應(yīng)用于工業(yè)和控制領(lǐng)域，如過(guò)程檢測(cè)、物理測(cè)量和自動(dòng)控制等。由于其測(cè)量精度不高，往往滿足不 ...
  • 關(guān)鍵字：   位移傳感器  FPGA  單片機(jī)  測(cè)試測(cè)量    

基于Nios Ⅱ軟核的人臉檢測(cè)系統(tǒng)設(shè)計(jì)

  • 引言人臉檢測(cè)跟蹤是計(jì)算機(jī)視覺(jué)中十分重要的研究領(lǐng)域，正受到越來(lái)越多的關(guān)注。傳統(tǒng)基于PC平臺(tái)的人臉檢測(cè)跟蹤系統(tǒng)體積大，不能滿足便攜的要求，更不適合露天使用；而采用通用的DSP芯片組成的系統(tǒng)，外圍電路較復(fù)雜，設(shè)計(jì)
  • 關(guān)鍵字： Nios  軟核  人臉檢測(cè)  系統(tǒng)設(shè)計(jì)    

嵌入式處理器Nios II與液晶顯示模塊的接口及應(yīng)用

  • 嵌入式處理器Nios II與液晶顯示模塊的接口及應(yīng)用,液晶顯示器(LCD)由于具有工作電壓低、功耗低、體積小、顯示信息量大、壽命長(zhǎng)、不產(chǎn)生電磁輻射污染、可以顯示復(fù)雜的文字及圖形等優(yōu)點(diǎn)，液晶顯示器已被廣泛應(yīng)用于各種儀器儀表、電子設(shè)備及控制領(lǐng)域中，成為測(cè)量結(jié)果顯示
  • 關(guān)鍵字： 模塊  接口  應(yīng)用  液晶顯示  II  處理器  Nios  嵌入式  

一種基于FPGA的B超數(shù)字波束形成技術(shù)

  • 論述了一種運(yùn)行在FPGA芯片上應(yīng)用于B超的全數(shù)字波束形成技術(shù)。采用孔徑變跡、幅度加權(quán)變跡和動(dòng)態(tài)變跡相結(jié)合的綜合變跡技術(shù)和動(dòng)態(tài)聚焦技術(shù)，兩種技術(shù)均形成直觀的數(shù)學(xué)模型，在FPGA上的實(shí)現(xiàn)方法類似，先將數(shù)學(xué)模型數(shù)字化，然后計(jì)算出數(shù)據(jù)表存入ROM，運(yùn)行時(shí)將ROM中提取的數(shù)據(jù)與輸入數(shù)據(jù)進(jìn)行運(yùn)算，即可得到預(yù)期的輸出數(shù)據(jù)。在Matlab仿真和樣機(jī)測(cè)試中達(dá)到了很好的抑制旁瓣和動(dòng)態(tài)聚焦效果，提高了波束形成的精度。
  • 關(guān)鍵字： FPGA  數(shù)字波束  201202  

Xilinx對(duì)FPGA的技術(shù)市場(chǎng)展望

  • 2011 年 12 月 13 日，可編程平臺(tái)廠商賽靈思公司 (Xilinx )進(jìn)駐北京新址，并開(kāi)設(shè)研發(fā)中心。會(huì)上，Xilinx介紹了FPGA的發(fā)展方向
  • 關(guān)鍵字： Xilinx  FPGA  201202  

基于FPGA NiosII的MPEG-4視頻播放器

  • 引 言多媒體技術(shù)實(shí)用化的關(guān)鍵技術(shù)之一，就是解決視頻、音頻數(shù)字化以后數(shù)據(jù)量大，與數(shù)字存儲(chǔ)媒體、通信網(wǎng)容量小的矛盾，其解決途徑就是壓縮。為了支持低比特率視頻傳輸業(yè)務(wù)，MPEG(Moving Picture Expert5 Group)推出了
  • 關(guān)鍵字： NiosII  FPGA  MPEG  視頻播放器    

基于單片機(jī)的CPLD/FPGA被動(dòng)串行下載配置的實(shí)現(xiàn)

  • 1引言隨著電子技術(shù)的發(fā)展，當(dāng)前數(shù)字系統(tǒng)的設(shè)計(jì)正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。推動(dòng)該潮流迅猛發(fā)展的引擎就是日趨進(jìn)步和完善的高密度現(xiàn)場(chǎng)可編程邏輯器件設(shè)計(jì)技術(shù)。高密度現(xiàn)場(chǎng)可編程邏輯器件（CPLD/
  • 關(guān)鍵字： CPLD  FPGA  單片機(jī)  被動(dòng)    

基于Actel FPGA的TFT控制器技術(shù)方案設(shè)計(jì)

  • 基于Actel FPGA的TFT控制器技術(shù)方案設(shè)計(jì),在1970年，F(xiàn)ergason制造了第一臺(tái)具有實(shí)用性的LCD，從此之后，用戶產(chǎn)品的界面發(fā)生了巨大改變，變得更加的美觀、實(shí)用，在一定場(chǎng)合下逐漸取代傳統(tǒng)的數(shù)碼管、LED的顯示。TFT誕生于80年代末，在1995年之后被廣泛的應(yīng)用，現(xiàn)
  • 關(guān)鍵字： 技術(shù)  方案設(shè)計(jì)  控制器  TFT  Actel  FPGA  基于  

基于VC++的FPGA重配置方案設(shè)計(jì)

  • 基于VC++的FPGA重配置方案設(shè)計(jì),采用VC++程序的FPGA重配置設(shè)計(jì)方案利用現(xiàn)場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn)，通過(guò)重新下載存儲(chǔ)于存儲(chǔ)器的不同系統(tǒng)數(shù)據(jù)，從而實(shí)現(xiàn)不同的芯片邏輯功能，可以在很大程度上提高資源利用率。原始配置FPGA的方法是
  • 關(guān)鍵字： 方案設(shè)計(jì)  配置  FPGA  VC  基于  

基于NIOS II的SOPC存儲(chǔ)器型外設(shè)接口的設(shè)計(jì)

  • 基于NIOS II的SOPC存儲(chǔ)器型外設(shè)接口的設(shè)計(jì),0 引言

    隨著微電子設(shè)計(jì)技術(shù)與工藝的發(fā)展，數(shù)字集成電路由最初的電子管、晶體管逐步發(fā)展成專用集成電路(ASIC，Application Specific IntegratedCircuit)，同時(shí)可編程邏輯器件也取得了長(zhǎng)足進(jìn)步。

    如今，可完成超
  • 關(guān)鍵字： 外設(shè)  接口  設(shè)計(jì)  存儲(chǔ)器  SOPC  NIOS  II  基于  

基于FPGA的高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn)

  • 基于FPGA的高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn),引言 　　現(xiàn)代集成電路芯片中，隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大．一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘帶來(lái)的一個(gè)問(wèn)題就是，如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步FIFO(First In First Out)是解決這個(gè)問(wèn)題的一種簡(jiǎn)便、快捷的解
  • 關(guān)鍵字： 設(shè)計(jì)  實(shí)現(xiàn)  FIFO  異步  FPGA  高速  基于  

FPGA上同步開(kāi)關(guān)噪聲的分析與解決方法介紹

  • FPGA上同步開(kāi)關(guān)噪聲的分析與解決方法介紹,概述 　　隨著半導(dǎo)體技術(shù)的快速發(fā)展，近年來(lái)FPGA 的器件容量和輸入輸出的管腳數(shù)量都極大的增加了，例如StratixIV 器件，最大的一款EP4SE680 擁有68.11 萬(wàn)個(gè)邏輯單元和1104個(gè)輸入輸出管腳。大量的輸出管腳在同一時(shí)刻翻
  • 關(guān)鍵字： 解決  方法  介紹  分析  噪聲  同步  開(kāi)關(guān)  FPGA  
共6529條 243/436 |‹ « 241 242 243 244 245 246 247 248 249 250 » ›|

fpga-nios介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-nios!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-nios的理解，并與今后在此搜索fpga-nios的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473