fpga-ask 文章最新資訊

基于Modelsim FLI接口的FPGA仿真技術(shù)

　　1、Modelsim 及 FLI接口介紹　　Modelsim是 Model Technology（Mentor Graphics的子公司）的 HDL 硬件描述語(yǔ)言仿真軟件，可以實(shí)現(xiàn) VHDL, Verilog，以及 VHDL-Verilog 混合設(shè)計(jì)的仿真。除此之外，Modelsim還能夠與 C 語(yǔ)言一起實(shí)現(xiàn)對(duì) HDL 設(shè)計(jì)文件的協(xié)同仿真。同時(shí)，相對(duì)于大多數(shù)的 HDL 仿真軟件來(lái)說(shuō)，Modelsim 在仿真速度上也有明顯優(yōu)勢(shì)。這些特點(diǎn)使 Modelsim 越來(lái)越受到 EDA設(shè)計(jì)者、尤其是 FPGA
關(guān)鍵字： FPGA 仿真 Modelsim FLI VHDL

設(shè)計(jì)技術(shù)問(wèn)答：FPGA設(shè)計(jì)的安全性考量

設(shè)計(jì)技術(shù)問(wèn)答：FPGA設(shè)計(jì)的安全性考量,本文以提問(wèn)的形式講述了FPGA設(shè)計(jì)安全性考量
關(guān)鍵字：設(shè)計(jì) 考量安全性問(wèn)答技術(shù) FPGA

用FPGA實(shí)現(xiàn)低成本實(shí)時(shí)深度感知

引言　　對(duì)于自主機(jī)器人導(dǎo)航和其它機(jī)器視覺(jué)應(yīng)用來(lái)說(shuō)，實(shí)時(shí)深度感知是很關(guān)鍵的。目前通過(guò)立體圖像來(lái)計(jì)算深度的算法計(jì)算量很大，例如差異測(cè)繪，要占用CPU大量的時(shí)間，或者需要用昂貴的器件進(jìn)行實(shí)時(shí)操作。　　針對(duì)立體攝像的深度感知，F(xiàn)PGA解決方案能使處理器的時(shí)間得到緩解，減少或除去器件的成本，例如MPU、DSP、激光器和昂貴的鏡頭。通過(guò)提供給機(jī)器人其環(huán)境中的差異測(cè)繪，F(xiàn)PGA使機(jī)器人中的CPU專(zhuān)注于重要的高層任務(wù)，例如建圖和定位。差異測(cè)繪　　加深度感知到機(jī)器人的常用技術(shù)是用兩個(gè)水平放置的
關(guān)鍵字：機(jī)器視覺(jué) FPGA 深度感知嵌入式 DSP 200806

一種新型高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種基于USB2.0接口的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)。該采集系統(tǒng)能夠?qū)⒗走_(dá)接收機(jī)送來(lái)的信號(hào)進(jìn)行高速的采集，然后通過(guò)USB接口，將采集到的數(shù)據(jù)送到計(jì)算機(jī)，經(jīng)由上層軟件對(duì)數(shù)據(jù)進(jìn)行處理分析。
關(guān)鍵字： USB2.0 FPGA 高速數(shù)據(jù)采集雷達(dá)接收機(jī) 200806

基于SOPC技術(shù)的醫(yī)用呼吸機(jī)主控系統(tǒng)設(shè)計(jì)

摘要：以Altera公司FPGA芯片為平臺(tái)，利用SOPC技術(shù)和Nios II處理器設(shè)計(jì)并實(shí)現(xiàn)了醫(yī)用呼吸機(jī)的主控系統(tǒng)。關(guān)鍵詞：呼吸機(jī)；SOPC；Nios II軟核處理器；壓力補(bǔ)償　　呼吸機(jī)是可以代替人的呼吸功能或輔助人的呼吸功能的儀器。它適用于呼吸衰竭、甚至停止呼吸的病人做人工呼吸之用。它能幫助病人糾正缺氧和排出二氧化碳，是挽救某些危重病人生命的重要工具。　　現(xiàn)有的呼吸機(jī)產(chǎn)品，其主控系統(tǒng)大多基于單片機(jī)來(lái)實(shí)現(xiàn)，對(duì)于功能強(qiáng)一些的產(chǎn)品就需要使用高端單片機(jī)，這樣使得系
關(guān)鍵字： SOPC Nios II FPGA 呼吸機(jī) 壓力補(bǔ)償 200806

FPGA+DSP實(shí)時(shí)三維圖像信息處理系統(tǒng)

　　三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點(diǎn)和難點(diǎn)，目前國(guó)內(nèi)外成熟的三維信息處理系統(tǒng)不多，已有的系統(tǒng)主要依賴(lài)高性能通用PC完成圖像采集、預(yù)處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特別大、運(yùn)算復(fù)雜，單純依靠通用PC很難達(dá)到實(shí)時(shí)性要求，不能滿(mǎn)足現(xiàn)行高速三維圖像處理應(yīng)用。　　本系統(tǒng)中，采用FPGA實(shí)現(xiàn)底層的信號(hào)預(yù)處理算法，其處理數(shù)據(jù)量很大，處理速度高，但算法結(jié)構(gòu)相對(duì)比較簡(jiǎn)單，可同時(shí)兼顧速度和靈活性。高層處理算法數(shù)據(jù)量較少、算法結(jié)構(gòu)復(fù)雜，可采用運(yùn)算速度快、尋址方式靈活、通信機(jī)制強(qiáng)大的
關(guān)鍵字： FPGA DSP 三維圖像信息處理 EVIP PCI

利用Virtex-5 FPGA實(shí)現(xiàn)最低功耗解決方案

　　過(guò)渡至65納米工藝的FPGA具備采用更小尺寸工藝所帶來(lái)的優(yōu)勢(shì)：低成本、高性能和更強(qiáng)的邏輯能力。盡管這些優(yōu)勢(shì)能夠?yàn)楦呒?jí)系統(tǒng)設(shè)計(jì)帶來(lái)激動(dòng)人心的機(jī)會(huì)，但65納米工藝節(jié)點(diǎn)本身也帶來(lái)了新的挑戰(zhàn)。例如，在為產(chǎn)品選擇FPGA時(shí)，功耗的考慮變得越來(lái)越重要。很可能下一代設(shè)計(jì)會(huì)需要在功耗預(yù)算不變(或更小)的情況下，集成更多的特性和實(shí)現(xiàn)更高的性能。　　本文將分析功耗降低所帶來(lái)的益處，還將介紹Virtex-5器件中所采用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不犧牲性能。　　降低功耗的好處　　
關(guān)鍵字： FPGA 低功耗 Virtex-5 靜態(tài)功耗動(dòng)態(tài)功耗

飛思卡爾推出世界首款軟ColdFire32位內(nèi)核FPGA

　　2008年6月9日，為了滿(mǎn)足高度定制化半導(dǎo)體解決方案的市場(chǎng)需求，飛思卡爾在Altera Cyclone III系列FPGA上推出32位V1 ColdFire內(nèi)核的首款現(xiàn)場(chǎng)可編程?hào)鸥耜嚵校‵PGA）。半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）許可專(zhuān)家IPextreme公司將通過(guò)其在線(xiàn)Core Store™市場(chǎng)免費(fèi)為Cyclone III客戶(hù)提供V1內(nèi)核許可。　　V1 ColdFire內(nèi)核許可為那些不能通過(guò)標(biāo)準(zhǔn)嵌入式處理器和片上系統(tǒng)（SOC）器件解決其設(shè)計(jì)問(wèn)題的工程師提供一款靈活、經(jīng)濟(jì)高效的解決方案。
關(guān)鍵字：飛思卡爾 FPGA 內(nèi)核 Cyclone

為什么嵌入式開(kāi)發(fā)人員要使用FPGA

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA 嵌入式系統(tǒng)

Altera為SOPC Builder工具推出32位V1 ColdFire軟核

　　為幫助系統(tǒng)級(jí)設(shè)計(jì)人員在FPGA軟核處理器上有更多的選擇，Altera公司(NASDAQ: ALTR)今天宣布，F(xiàn)reescale將為SOPC Builder工具推出32位V1 ColdFire軟核。為迅速方便的使用Altera® Cyclone® III FPGA建立系統(tǒng)級(jí)設(shè)計(jì)，設(shè)計(jì)人員現(xiàn)在使用SOPC Builder工具時(shí)，可以選擇Freescale®、ARM®或者Altera軟核處理器以及50多種其他的知識(shí)產(chǎn)權(quán)(IP)模塊。　　SOPC Builder是獨(dú)特的A
關(guān)鍵字： Altera SOPC Builder 軟核 Freescale FPGA

在采用FPGA設(shè)計(jì)DSP系統(tǒng)中仿真的重要性

仿真是所有系統(tǒng)成功開(kāi)發(fā)的基礎(chǔ)。通過(guò)在不同條件、參數(shù)值和輸入情況下對(duì)系統(tǒng)進(jìn)行高級(jí)行為仿真，工程師可以迅速找到、分離并糾正系統(tǒng)的設(shè)計(jì)問(wèn)題。因?yàn)樵谶@一階段，比較容易區(qū)分設(shè)計(jì)問(wèn)題和編程問(wèn)題。通過(guò)在系統(tǒng)級(jí)工作，設(shè)計(jì)人員可以確定這一階段的問(wèn)題是來(lái)自設(shè)計(jì)缺陷，而不是編程問(wèn)題。此外，在信號(hào)處理系統(tǒng)設(shè)計(jì)中使用基于模型的方法大大縮短了“錯(cuò)誤診斷延遲”時(shí)間――從設(shè)計(jì)中出現(xiàn)錯(cuò)誤到發(fā)現(xiàn)錯(cuò)誤并分離錯(cuò)誤的時(shí)間。
關(guān)鍵字：真的重要性系統(tǒng) DSP FPGA 設(shè)計(jì) 采用

全新片上可編程系統(tǒng)（SOPC）多參監(jiān)護(hù)儀專(zhuān)用主控板簡(jiǎn)介

　　多參監(jiān)護(hù)儀主控板是多參監(jiān)護(hù)儀執(zhí)行信息處理的核心部件，主要解決臨床生理信息的傳輸、存儲(chǔ)、顯示、交換和信息數(shù)據(jù)的組合加工。特別是數(shù)字化醫(yī)院的發(fā)展，HIS、CIS 系統(tǒng)的建立和普遍使用，使得多參監(jiān)護(hù)儀不僅是一個(gè)生理參數(shù)的顯示和記錄終端，而且正成為醫(yī)療單位信息系統(tǒng)中必不可少的一個(gè)重要的臨床、生理信息平臺(tái)。它的許多技術(shù)指標(biāo)直接體現(xiàn)了多參監(jiān)護(hù)儀整機(jī)的重要技術(shù)性能指標(biāo)。在多參監(jiān)護(hù)儀市場(chǎng)競(jìng)爭(zhēng)日趨激烈的今天，選擇一款技術(shù)既先進(jìn)，性能價(jià)格比又高的主控板，無(wú)疑可以大大提高它的市場(chǎng)競(jìng)爭(zhēng)力。　　一、目前國(guó)內(nèi)多參監(jiān)護(hù)儀主控板
關(guān)鍵字： SOPC 主控板監(jiān)護(hù)儀 ARM IP FPGA

Maxim推出300MHz至450MHz、低功耗ASK接收器

　　Maxim推出低功耗超外差接收器MAX7034，用于接收300MHz至450MHz頻率范圍內(nèi)的ASK數(shù)據(jù)。器件集成了LNA、鏡頻抑制混頻器、內(nèi)置PLL模塊、帶有接收信號(hào)強(qiáng)度指示(RSSI)的10.7MHz IF濾波器以及模擬基帶數(shù)據(jù)恢復(fù)電路，僅需少量的外部器件即可實(shí)現(xiàn)完整的接收器方案。為保證在汽車(chē)和消費(fèi)類(lèi)應(yīng)用中具有優(yōu)異的接收靈敏度，器件的關(guān)鍵模塊均設(shè)計(jì)為能夠承受高溫。MAX7034具有114dBm的高靈敏度和44dB的鏡頻抑制，是遙控鑰匙門(mén)禁系統(tǒng)、汽車(chē)報(bào)警、家庭安防系統(tǒng)、遙控和車(chē)庫(kù)開(kāi)門(mén)器等應(yīng)用的理想選
關(guān)鍵字： Maxim 低功耗 ASK 接收器

基于FPGA的通用開(kāi)關(guān)電源控制器硬件模擬開(kāi)發(fā)平臺(tái)的

設(shè)計(jì)了一套基于FPGA的通用離線(xiàn)開(kāi)關(guān)電源硬件模擬開(kāi)發(fā)平臺(tái)，并對(duì)此硬件開(kāi)發(fā)平臺(tái)的硬件組成及工作原理進(jìn)行了分析。利用此硬件開(kāi)發(fā)平臺(tái)對(duì)開(kāi)關(guān)電源控制器進(jìn)行硬件模擬，可以彌補(bǔ)控制芯片設(shè)計(jì)過(guò)程中軟件仿真的不足，大大縮短控制芯片開(kāi)發(fā)周期。
關(guān)鍵字： FPGA 通用開(kāi)關(guān)電源控制器開(kāi)發(fā)平臺(tái)

NVCM ——PLD便攜應(yīng)用方案的新選擇

根據(jù)Semico調(diào)查研究，對(duì)于可編程邏輯芯片（PLD而言，便攜式應(yīng)用是一個(gè)快速增長(zhǎng)的市場(chǎng)，預(yù)估可編程邏輯芯片在這些應(yīng)用領(lǐng)域的市場(chǎng)值將在2010年前超過(guò)6億5000萬(wàn)美元。但是PLD在便攜應(yīng)用中也是優(yōu)缺點(diǎn)都非常明顯的解決方案。PLD提供了相比ASIC和ASSP更加靈活的設(shè)計(jì)路徑，通過(guò)提供不同的功能設(shè)置，從而設(shè)計(jì)出差異化的產(chǎn)品。同時(shí)，便攜電子電池供電的局限性，以及在有限空間內(nèi)集成更多功能而又不影響功耗的考慮，都為FPGA帶來(lái)了不小的障礙。當(dāng)前，PLD市場(chǎng)不乏一些針對(duì)便攜應(yīng)用專(zhuān)門(mén)優(yōu)化過(guò)的方案，例如Xil
關(guān)鍵字： NVCM FPGA SiliconBlue Kilopass