首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

AES加密算法的一種優(yōu)化的FPGA實現(xiàn)方法

  • 本文介紹AES加密算法的一種FPGA實現(xiàn)的方法以及對其加密速度的優(yōu)化處理技巧。
  • 關(guān)鍵字: FPGA  AES  加密算法  實現(xiàn)方法    

功率與性能:DSP設(shè)計面臨的終極挑戰(zhàn)

  •   多年來,數(shù)字信號處理器 (DSP) 設(shè)計人員一直在應(yīng)付這樣一項艱難的工作:提供占用空間小的高性能芯片,而且要不影響靈活性和軟件的可編程能力。   由于新的應(yīng)用程序發(fā)展速度驚人,提供的 DSP 必須在功率、性能和使用壽命上跟上這種速度,應(yīng)對當前面臨的挑戰(zhàn),并準備好應(yīng)對未來的應(yīng)用。這些高性能多核心 DSP被越來越多地應(yīng)用在電信接入、改進數(shù)據(jù)率GSM服務(wù)(EDGE)和基礎(chǔ)設(shè)施設(shè)備領(lǐng)域,用來處理語音、視頻和無線電信號。   以前,電信設(shè)備制造商使用專用的 ASIC 或 DSP-ASIC 組合來達到自己的目
  • 關(guān)鍵字: DSP  CMOS  MAC  HVT  SVT  能效優(yōu)化  邏輯切換優(yōu)化  

國內(nèi)首個開放源碼硬件創(chuàng)新大賽圓滿閉幕

  • 覆蓋全國50所高等院校,1000多位在校研究生和博士生及其導師,近200個團隊的首屆“中國電子學會Xilinx杯開放源碼硬件創(chuàng)新大賽”, 于2008年4月20日在無錫國家集成電路基地經(jīng)過緊張的最后一輪顛峰對決和評委們的遴選, 終于塵埃落定。來自北京郵電大學由林家儒教授指導的團隊(田耘,徐文波,胡彬和谷濤)提交的“WCDMA系統(tǒng)字頻數(shù)域干擾抵消器”項目最終摘取桂冠,載譽而歸。獲得二等獎的分別是東北大學的“基于FPGA動態(tài)重配置技術(shù)的熱電廠集中監(jiān)控系
  • 關(guān)鍵字: 開放源碼 FPGA Xilinx  

變頻器發(fā)展的六大趨勢

  •   變頻器是運動控制系統(tǒng)中的功率變換器。當今的運動控制系統(tǒng)是包含多種學科的技術(shù)領(lǐng)域,總的發(fā)展趨勢是:驅(qū)動的交流化,功率變換器的高頻化,控制的數(shù)字化、智能化和網(wǎng)絡(luò)化。因此,變頻器作為系統(tǒng)的重要功率變換部件,提供可控的高性能變壓變頻的交流電源而得到迅猛發(fā)展。   經(jīng)歷大約30年的研發(fā)與應(yīng)用實踐,隨著新型電力電子器件和高性能微處理器的應(yīng)用以及控制技術(shù)的發(fā)展,變頻器的性能價格比越來越高,體積越來越小,而廠家仍然在不斷地提高可靠性實現(xiàn)變頻器的進一步小型輕量化、高性能化和多功能化以及無公害化而做著新的努力。變頻
  • 關(guān)鍵字: 變頻器  DSP  直流電動機  

如何用FPGA實現(xiàn)原型板原理圖的驗證

  •   首次流片成功取決于整個系統(tǒng)硬件和相關(guān)軟件的驗證,有些公司提供的快速原型生成平臺具有許多調(diào)試功能,但這些平臺的價格非常高。   因此最流行的做法是根據(jù)DUT和具體應(yīng)用設(shè)計復(fù)合FPGA板,驗證這些板的原理圖通常是很麻煩的,本文提出一種利用FPGA實現(xiàn)原型板原理圖驗證的新方法。   由于價格競爭越來越激烈,首次流片成功或只需少量的修改變得越來越重要。   為了達到這一目標,對整個系統(tǒng)(即硬件和相關(guān)軟件)的驗證成為重中之重。   業(yè)界也涌現(xiàn)了許多策略來幫助設(shè)計師完成RTL上的軟件運行。這些策略提供了在
  • 關(guān)鍵字: FPGA  原理圖  

基于DSP的線陣CCD實時測量系統(tǒng)設(shè)計

  • 對于CCD光積分信號的處理,目前有很多種方法。DSP作為專用的數(shù)字信號處理芯片應(yīng)用于ccD信號的處理,可以實現(xiàn)在線實時高速測量。將DSP處理系統(tǒng)與輸入輸出系統(tǒng)結(jié)合,可以使普通測量系統(tǒng)脫離對于計算機的依賴,擺脫長距離信號傳輸?shù)母蓴_問題和計算機接口速度的瓶頸。DSP(數(shù)字信號處理器)是一種具有高速性、實時性和豐富的芯片內(nèi)部資源的處理器,它的出現(xiàn)為人們解決這個難題提供了一條新的道路。本文將以型號為TMS320F206PZA的DSP為例,結(jié)合 ADC器件ADS803E,介紹DSP在線陣CCD測量系統(tǒng)中的應(yīng)用。
  • 關(guān)鍵字: DSP  CCD  線陣  實時測量    

FPGA在微處理器系統(tǒng)中的在應(yīng)用配置

  • ALTERA公司SRAM工藝可編程器件應(yīng)用廣泛,專用配置器件比較昂貴。在具有微處理器的系統(tǒng)中,使用微處理器系統(tǒng)的存儲器來存儲配置數(shù)據(jù),并通過微處理器配置FPGA,這種方法幾乎不增加成本。微處理器根據(jù)不同的程序應(yīng)用,采用不同的配置數(shù)據(jù)對FPGA進行配置,使FPGA實現(xiàn)與該應(yīng)用有關(guān)的特定功能。詳細介紹了微處理器系統(tǒng)中連接簡單的被動串行配置方法和被動并行異步配置方法。
  • 關(guān)鍵字: FPGA  微處理器  系統(tǒng)    

基于算法的DSP硬件結(jié)構(gòu)分析

  • 數(shù)字信號處理器(DSP)是專門針對數(shù)字信號處理運算而設(shè)計的微處理器芯片。本文在介紹DSP算法特點的基礎(chǔ)上,指出了DSP的基本結(jié)構(gòu)組成以及當前主流DSP的兩種典型體系結(jié)構(gòu),分析了這兩種結(jié)構(gòu)各自的優(yōu)缺點,最后根據(jù)DSP應(yīng)用領(lǐng)域的新情況以及微處理器體系結(jié)構(gòu)的發(fā)展,對DSP結(jié)構(gòu)的發(fā)展提出了一些看法。
  • 關(guān)鍵字: 結(jié)構(gòu)  分析  硬件  DSP  算法  基于  

RTL8019型控制器與DSP的接口設(shè)計及編程技巧

  •   基于美國TI公司的高速數(shù)字信號處理器,詳細描述RTL8019型以太網(wǎng)控制器的性能特點和引腳功能。同時給出DSP與RTL8019的硬件電路接口設(shè)計方法及DSP控制RTL8019進行網(wǎng)絡(luò)傳輸?shù)南鄳?yīng)軟件編程方法。   1 引言   數(shù)字信號處理器(DSP)具有先進的并行處理結(jié)構(gòu),特別適合于信號處理,已經(jīng)越來越多地應(yīng)用于工業(yè)控制領(lǐng)域和各類儀器儀表的開發(fā)設(shè)計。互聯(lián)網(wǎng)絡(luò)硬件和軟件的迅猛發(fā)展使得網(wǎng)絡(luò)用戶呈指數(shù)增長,在使用計算機進行網(wǎng)絡(luò)互聯(lián)的同時,各種家電設(shè)備、儀器儀表以及工業(yè)生產(chǎn)中的數(shù)據(jù)采集與控制設(shè)備逐步走向網(wǎng)
  • 關(guān)鍵字: RTL8019型控制器  DSP  接口設(shè)計  

Floorplanner工具在基于FPGA的嵌入式系統(tǒng)設(shè)計中的應(yīng)用

  • Floorplanner工具在基于FPGA的嵌入式系統(tǒng)設(shè)計中的應(yīng)用,利用本文談到的Floorplanner工具可以對嵌入式處理器、相關(guān)的IP和定制邏輯進行布局控制和分組,簡化復(fù)雜系統(tǒng)級芯片的開發(fā),提高系統(tǒng)整體性能。
  • 關(guān)鍵字: 系統(tǒng)  設(shè)計  應(yīng)用  嵌入式  FPGA  工具  基于  Floorplanner  

利用優(yōu)化的DSP加快無線基礎(chǔ)設(shè)施的設(shè)計

  • 為基站定制的數(shù)字信號處理器以及為針對無線通信設(shè)施(CI)設(shè)計的其它類型系統(tǒng)定制的數(shù)字信號處理器通常是市場中速度最快且功能最強大的處理器。
  • 關(guān)鍵字: 基礎(chǔ)設(shè)施  設(shè)計  無線  加快  優(yōu)化  DSP  利用  

基于DSP的電動機速度調(diào)控試驗臺的開發(fā)

  • 本文開發(fā)了一種高性能的基于DSP的電動機速度調(diào)控試驗臺。該試驗臺的硬件主要由兩部分組成:DSP主控制器電路板及主電路板。
  • 關(guān)鍵字: 試驗臺  開發(fā)  調(diào)控  速度  DSP  電動機  基于  

將FPGA/CPLD技術(shù)用于防止移動設(shè)備盜竊

FPGA中軟FIFO設(shè)計和實現(xiàn)

  • 異步FIFO是一種在電子系統(tǒng)中得到廣泛應(yīng)用的器件,文中介紹了一種基于FPGA的異步FIFO設(shè)計方法。使用這種方法可以設(shè)計出高速、高可靠的異步FIFO。
  • 關(guān)鍵字: FPGA  FIFO      

Stratix FPGA電源方案設(shè)計與驗證

  • 針對Stratix系列FPGA系統(tǒng)電源需求情況,給出了一套基于Intersil高效三輸出同步補償穩(wěn)定器的“單片”電源解決方案。
  • 關(guān)鍵字: 驗證  方案設(shè)計  電源  FPGA  Stratix  
共9914條 569/661 |‹ « 567 568 569 570 571 572 573 574 575 576 » ›|

fpga+dsp介紹

您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473