fpga+dsp 文章最新資訊

DSP應(yīng)用中編譯選項(xiàng)的智能選擇

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 處理器編譯選項(xiàng) 智能選擇

基于FPGA的自然對(duì)數(shù)變換器的設(shè)計(jì)與實(shí)現(xiàn)

本文利用CORD IC算法在FPGA上實(shí)現(xiàn)了自然對(duì)數(shù)運(yùn)算器。實(shí)驗(yàn)結(jié)果表明該對(duì)數(shù)運(yùn)算器的輸出誤差為10-4數(shù)量級(jí)，最高頻率可達(dá)到80MHz。該運(yùn)算器適用于高速大數(shù)據(jù)量的數(shù)據(jù)處理。
關(guān)鍵字： FPGA 對(duì)數(shù)運(yùn)算 CORD IC算法對(duì)數(shù)變換器 200808

IC業(yè)在拐點(diǎn)生存

分析了IC業(yè)的眾多特點(diǎn)，例如從90nm向65nm、45nm、32nm、22nm等拐點(diǎn)演進(jìn)的困難，以及ESL、DFM拐點(diǎn)，制造是設(shè)計(jì)的拐點(diǎn)，F(xiàn)PGA與ASIC之間的拐點(diǎn)等熱門(mén)問(wèn)題。
關(guān)鍵字： EDA 65nm 45nm 22nm 光刻處理器 FPGA ASIC 200808

2008年，獲得TI授予的“07年度亞太區(qū)最大的DSP分銷(xiāo)商”殊榮

　　2008年，獲得TI授予的“07年度亞太區(qū)最大的DSP分銷(xiāo)商”殊榮。
關(guān)鍵字： SEED DSP

基于DSP的圖像旋轉(zhuǎn)算法數(shù)據(jù)調(diào)度策略

為了在DSP平臺(tái)上實(shí)現(xiàn)實(shí)時(shí)大圖像旋轉(zhuǎn)，結(jié)合TMS320DM642的性能結(jié)構(gòu)特點(diǎn),針對(duì)旋轉(zhuǎn)算法中嚴(yán)重影響DSP CPU效率發(fā)揮的大量非連續(xù)圖像像素地址訪問(wèn)的問(wèn)題，提出了基于視口圖像塊覆蓋的DSP圖像旋轉(zhuǎn)算法數(shù)據(jù)調(diào)度策略，對(duì)算法的結(jié)構(gòu)流程進(jìn)行了優(yōu)化調(diào)整。
關(guān)鍵字：數(shù)據(jù) 調(diào)度策略算法旋轉(zhuǎn) DSP 圖像基于

基于計(jì)算機(jī)串口DSP程序加載的實(shí)現(xiàn)

TMS320C6000系列DSP的多通道緩沖串口McBSP是一個(gè)同步串口，因此不能與通用異步接收/發(fā)送器直接連接。但是，通過(guò)對(duì)DSP相關(guān)控制寄存器的簡(jiǎn)單調(diào)整，在軟件控制下，UART與TMS320C6000之間的通信成為可能，該通信功能的實(shí)現(xiàn)也是所設(shè)計(jì)的串口加載系統(tǒng)的難點(diǎn)和重點(diǎn)。本論文對(duì)此串口加載系統(tǒng)硬件接口和必要的軟件部分做了詳細(xì)介紹，該系統(tǒng)硬件結(jié)構(gòu)簡(jiǎn)單、通信線少、高速可靠，已經(jīng)在實(shí)際運(yùn)用中取得了良好效果。
關(guān)鍵字：加載實(shí)現(xiàn) 程序 DSP 計(jì)算機(jī) 串口基于

基于FPGA和AD1836的I2S接口設(shè)計(jì)

本文以FPGA為控制單元，完成了AD1836中D/A部分的I2S接口設(shè)計(jì)，它在數(shù)字音頻系統(tǒng)的設(shè)計(jì)中有一定的參考和實(shí)用價(jià)值。該設(shè)計(jì)已經(jīng)成功運(yùn)用在某話(huà)路特性綜合測(cè)試系統(tǒng)中，性能良好。
關(guān)鍵字： FPGA 1836 I2S AD

Altera FPGA開(kāi)發(fā)板為XLoom提供誤碼率測(cè)試環(huán)境

　　進(jìn)一步展示其FPGA靈活性和通用性，Altera公司宣布，XLoom通信公司采用Stratix® II GX FPGA信號(hào)完整性開(kāi)發(fā)套件來(lái)提供獨(dú)特的誤碼率(BER)測(cè)試環(huán)境。和傳統(tǒng)的BER測(cè)試設(shè)備相比，Altera基于FPGA的開(kāi)發(fā)板支持XLoom以更高的性?xún)r(jià)比來(lái)測(cè)試芯片級(jí)光電互聯(lián)模塊。這一獨(dú)特的測(cè)試環(huán)境更貼近實(shí)際的客戶(hù)狀態(tài)，同時(shí)進(jìn)一步節(jié)省了空間，降低了功耗。　　傳統(tǒng)的BER測(cè)試儀成本高達(dá)100,000美元，而Stratix II GX FPGA信號(hào)完整性開(kāi)發(fā)套件在這方面的成本節(jié)省了90％
關(guān)鍵字： Altera FPGA 開(kāi)發(fā)套件 XLoom

H.264視頻解碼器在C6416 DSP上的實(shí)現(xiàn)

介紹了最新視頻壓縮標(biāo)準(zhǔn)H.264，并實(shí)現(xiàn)了適合TI C6416 DSP內(nèi)核的H.264視頻解碼器算法，在NVDK C6416板卡上進(jìn)行測(cè)試，達(dá)到了實(shí)時(shí)的解碼效果。該優(yōu)化算法，結(jié)合DSP處理平臺(tái)和網(wǎng)絡(luò)技術(shù)，構(gòu)成新的多媒體通信終端設(shè)備，具有廣泛的應(yīng)用前景。
關(guān)鍵字： DSP 實(shí)現(xiàn) C6416 解碼器視頻 H.264

定寬截?cái)嗍讲⑿谐朔ㄆ鞯膶?shí)現(xiàn)研究

　　1、乘法器的介紹　　乘法器是多媒體芯片和DSP芯片中的核心部件之一，它決定著芯片的性能表現(xiàn)和面積大小。為了提高處理速度，并行乘法器通常需要增加面積和架構(gòu)上的復(fù)雜度來(lái)實(shí)現(xiàn)。過(guò)去，有很多的學(xué)者提出不同的乘法器架構(gòu)來(lái)減小芯片的面積和提高乘法運(yùn)算的速度。本文所提出的定寬截?cái)嗍讲⑿谐朔ㄆ骷軜?gòu)，可大大減小乘法器的面積，對(duì)乘法器的整體性能卻無(wú)太大影響。這種乘法器主要應(yīng)用于多媒體和DSP芯片的定寬乘法操作中。　　2、截?cái)喑朔ㄆ鞯脑O(shè)計(jì)實(shí)現(xiàn) 　　定寬乘法器可以直接由傳統(tǒng)的并行乘法器截去一半的半加
關(guān)鍵字： DSP 乘法器多媒體芯片定寬

基于FPGA的空間存儲(chǔ)器的糾錯(cuò)系統(tǒng)

　　1、引言　　阿爾法磁譜儀(Alpha Magnetic Spectrometer，AMS)實(shí)驗(yàn)室是丁肇中博士領(lǐng)導(dǎo)的由美、俄、德、法、中等16個(gè)國(guó)家和地區(qū)共300多名科學(xué)家參加的大型國(guó)際合作項(xiàng)目。它是國(guó)際空間站上唯一大型物理實(shí)驗(yàn)，是人類(lèi)第一次在太空中精密地測(cè)量高能量帶電原子核粒子的實(shí)驗(yàn)。其目的是為尋找反物質(zhì)所組成的宇宙和暗物質(zhì)的來(lái)源以及測(cè)量宇宙線的來(lái)源。　　但是對(duì)于AMS實(shí)驗(yàn)的空間電子系統(tǒng)，同樣會(huì)受到高能粒子的襲擊，導(dǎo)致存儲(chǔ)器的內(nèi)容發(fā)生變化，改寫(xiě)半導(dǎo)體存儲(chǔ)器件的邏輯狀態(tài)，導(dǎo)致存儲(chǔ)單元在邏輯&ls
關(guān)鍵字： FPGA 存儲(chǔ)器 AMS 編碼譯碼

TMS320C62X DSP的混合編程研究

　　TMS320C62X是美國(guó)德州儀器公司(TI)的新一代高性能定點(diǎn)數(shù)字信號(hào)處理器(DSP)芯片?；贒SP的軟件設(shè)計(jì)問(wèn)題,就是采用編程語(yǔ)言進(jìn)行算法實(shí)現(xiàn)并使程序效率盡量滿(mǎn)足實(shí)時(shí)性要求。TI DSP的軟件設(shè)計(jì)可以采用匯編語(yǔ)言、高級(jí)語(yǔ)言(C/C++)以及C語(yǔ)言與匯編語(yǔ)言的混合編程。完全采用匯編語(yǔ)言編程復(fù)雜性高、開(kāi)發(fā)周期長(zhǎng),而完全采用C語(yǔ)言編程則程序的執(zhí)行效率相對(duì)較低,不能滿(mǎn)足實(shí)時(shí)性的要求。為了設(shè)計(jì)出性?xún)r(jià)比最好、開(kāi)發(fā)周期較短、比較復(fù)雜的DSP系統(tǒng),可以采用混合語(yǔ)言編程,把C語(yǔ)言和匯編語(yǔ)言的優(yōu)點(diǎn)有效地結(jié)合起來(lái)。C
關(guān)鍵字： DSP TI 混合編程 C語(yǔ)言匯編

TMS320VC5402 DSP與串行AD73360 A/D轉(zhuǎn)換器的接口設(shè)計(jì)

　　隨著對(duì)信號(hào)處理要求的不斷提高以及DSP技術(shù)的不斷發(fā)展,越來(lái)越多的工程技術(shù)人員開(kāi)始采用DSP進(jìn)行系統(tǒng)設(shè)計(jì)。美國(guó)TI公司的TMS320VC5402(以下簡(jiǎn)稱(chēng)VC5402)DSP具有運(yùn)算速度快、功耗小和性?xún)r(jià)比高的特點(diǎn),已在個(gè)人移動(dòng)通信、信號(hào)與信息處理以及自動(dòng)控制等領(lǐng)域得到了廣泛的應(yīng)用。該芯片提供了兩個(gè)多通道緩沖串行接口(McBSP)與外部設(shè)備進(jìn)行通信。它與串行A/D變換器構(gòu)成的信號(hào)采集與處理系統(tǒng)具有硬件設(shè)計(jì)簡(jiǎn)單、可靠性好的特點(diǎn)。本文將詳細(xì)闡述VC5402與AD73360的接口設(shè)計(jì)。　　1 VC5402的
關(guān)鍵字： DSP TMS320VC5402 串行接口 A/D

Actel推出Libero集成開(kāi)發(fā)環(huán)境 8.4

　　Actel公司宣布其Libero® 集成開(kāi)發(fā)環(huán)境（IDE）增添全新的功耗優(yōu)化和增強(qiáng)的設(shè)計(jì)創(chuàng)建功能。全新的Libero IDE 8.4針對(duì)基于 Flash的IGLOO®、IGLOO PLUS和 ProASIC®3L現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA），提供由1.14V至 1.575V的FPGA內(nèi)核工作電壓范圍，為設(shè)計(jì)人員提供額外的內(nèi)核電壓選擇，以實(shí)現(xiàn)更低的功耗。新版本Libero IDE改進(jìn)了SmartPower功耗分析工具，便于比較同一設(shè)計(jì)的多種設(shè)計(jì)實(shí)現(xiàn)和器件不同工作條件下的狀況
關(guān)鍵字： Actel IDE Libero FPGA 集成開(kāi)發(fā)環(huán)境

基于TMS320C62X DSP的混合編程研究

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP TI 混合編程 C語(yǔ)言匯編