fpga+dsp 文章最新資訊

賽靈思不可思議的30年

　　1984年 Ross Freeman、Jim Barnett和Bernie Vonderschmit 在硅谷創(chuàng)辦賽靈思(Xilinx) 的時候，我剛剛從北航大學(xué)畢業(yè)。30年后的今天賽靈思已經(jīng)是擁有3500人，3500多專利，市值百億的大型半導(dǎo)體企業(yè)。賽靈思無論是它的世界第一顆FPGA芯片、Virtex、Spartan、嵌入式可編程處理器MicroBalze和Zynq ，還是設(shè)計工具ISE，賽靈思的技術(shù)和產(chǎn)品在工業(yè)和學(xué)士界都贏得了巨大的影響和聲譽(yù)，成功地應(yīng)用在航天、汽車、通訊和消費(fèi)電子各個領(lǐng)域。我
關(guān)鍵字：硅谷賽靈思 FPGA

發(fā)展的FPGA促使電子技術(shù)不斷進(jìn)步

　　我大概是在上個世紀(jì)九十年代初，到香港去做EDA培訓(xùn)的時候，了解到賽靈思有一款FPGA。當(dāng)時我通過查電話本，找到貴公司，而且拿到了第一片F(xiàn)PGA回來。那個時候因為承擔(dān)包括863項目要做芯片對我們來說都非常難。一個是投資受不了，一個是頭一次見面，不見得拿回來就是成功的。　　在1994年9月1號，在清華大學(xué)成立了中國大陸第一個賽靈思培訓(xùn)中心。我們清華大學(xué)系館門口牌子最后一共掛到26塊，那么賽靈思是第五塊，所以還是比較早地進(jìn)入了中國。當(dāng)時由我和楊飛將這個培訓(xùn)中心辦起來的。大約在96年，我們舉辦了國內(nèi)第一屆
關(guān)鍵字： EDA 賽靈思 FPGA

基于教育機(jī)器人硬件平臺的智能小車設(shè)計

智能機(jī)器人作為一個高新科技的綜合體，直接反應(yīng)了一個國家信息技術(shù)的發(fā)展水平，受到了社會各界的高度重視。智能機(jī)器人涉及了信息技術(shù)的幾乎所用內(nèi)容，可以讓學(xué)生接觸并看到信息技術(shù)的全景，并且智能機(jī)器人是信息技術(shù)的開放平臺，學(xué)生可以充分發(fā)揮想象力去開發(fā)各種智能裝置，從而培養(yǎng)學(xué)生對信息技術(shù)的開發(fā)能力，在開發(fā)過程中，培養(yǎng)各種能力，激發(fā)學(xué)生的興趣。本文設(shè)計的以智能小車為載體的基于TMS320LF2407A教育機(jī)器人硬件平臺，包括電源模塊和電機(jī)驅(qū)動模塊電路設(shè)計，并集成了紅外和光敏傳感器和無線數(shù)據(jù)傳輸模塊，通過軟件設(shè)計可實(shí)
關(guān)鍵字： DSP TMS320LF2407A

基于DSP+SPWM的變頻器設(shè)計及實(shí)現(xiàn)

常見的AC/DC/AC變頻器，是對輸出部分進(jìn)行變頻、變壓調(diào)節(jié)，而且在多種逆變控制技術(shù)中，應(yīng)用最廣泛的一種逆變控制技術(shù)是正弦脈寬調(diào)制(SPWM)技術(shù)。在變頻調(diào)速系統(tǒng)中，應(yīng)用DSP作為控制芯片以實(shí)現(xiàn)數(shù)字化控制，它既提高了系統(tǒng)可靠性，又使系統(tǒng)的控制精度高、實(shí)時性強(qiáng)、硬件簡單、軟件編程容易，是變頻調(diào)速系統(tǒng)中最有發(fā)展前景的研究方向之一。 TMS320LF2407A芯片簡介 TMS320LF2407A 是TI公司專為電機(jī)控制而設(shè)計的單片DSP控制器。它具有高性能的C2XLP內(nèi)核，采用改進(jìn)的哈佛結(jié)構(gòu)，四級流水線操作
關(guān)鍵字： DSP SPWM

一種基于VHDL的洗衣機(jī)控制器設(shè)計

摘要：為降低設(shè)計成本，縮短設(shè)計周期，提出一種基于VHDL的洗衣機(jī)控制器的設(shè)計方案。該方案采用模塊化的設(shè)計思想，并使用狀態(tài)機(jī)完成控制模塊的設(shè)計。整個系統(tǒng)在QuartusⅡ開發(fā)平臺上完成設(shè)計、編譯和仿真，并在FPGA硬件實(shí)驗箱上進(jìn)行測試。仿真波形和測試結(jié)果均表明該設(shè)計方案切實(shí)可行。為提高洗衣機(jī)控制系統(tǒng)的智能性，以及定時和轉(zhuǎn)速的精確度，目前洗衣機(jī)控制系統(tǒng)通常采用數(shù)字電路而不是傳統(tǒng)的機(jī)械式控制。隨著EDA(Electronic Design Automation，電子設(shè)計自動化)技術(shù)的發(fā)展，采用硬件描述語言在
關(guān)鍵字： FPGA VHDL

基于FPGA+DSP的頻譜監(jiān)測儀設(shè)計及實(shí)現(xiàn)

隨著微波技術(shù)的廣泛發(fā)展，空間和地面電磁環(huán)境越來越復(fù)雜，無線電頻譜資源作為公共資源的一種，需要頻譜管理部門進(jìn)行有效的分配和監(jiān)控。特別是在頻帶日益擁擠、自然和人為干擾日益增大的情況下，頻譜監(jiān)測系統(tǒng)有必要進(jìn)行監(jiān)測，檢測存在的干擾，以便采取措施將影響降至最低，確保頻譜資源得到合理的利用。電磁頻譜監(jiān)測分析儀是應(yīng)對當(dāng)前電磁信號頻譜檢測挑戰(zhàn)，兼?zhèn)涓叻直媛屎透咚阉魉俣鹊臋z測設(shè)備。頻率分辨率的提高意味著幅度檢測靈敏度和頻率分辨能力雙提升、因此其高分辨率、高速掃描的特點(diǎn)意味著在電磁信號檢測領(lǐng)域擁有強(qiáng)大的檢測效率。本系統(tǒng)采
關(guān)鍵字： FPGA DSP

一種基于ARM+DSP的音頻處理系統(tǒng)設(shè)計方案

1引言隨著計算機(jī)技術(shù)、電子技術(shù)和通信技術(shù)的迅猛發(fā)展，音頻處理技術(shù)也在眾多領(lǐng)域得到廣泛應(yīng)用。如通信領(lǐng)域中的手機(jī)、IP電話，消費(fèi)類電子產(chǎn)品中的MP3和CD播放器以及控制領(lǐng)域中的語音識別、聲控系統(tǒng)等[1].針對DSP強(qiáng)大的數(shù)字信號處理能力和ARM處理器良好的實(shí)時性能，結(jié)合音頻編解碼芯片TLV320AIC23的接口特點(diǎn)，本文闡述了由三者組成的音頻處理系統(tǒng)的硬件接口設(shè)計和軟件編程，提供了有效和實(shí)用的音頻處理系統(tǒng)方案。 TLV320AIC23(簡稱AIC23)是TI公司的一款高性能立體聲音頻編解碼器Codec芯
關(guān)鍵字： ARM DSP

基于FPGA+DSP的紅外信息數(shù)據(jù)處理系統(tǒng)設(shè)計

現(xiàn)代空戰(zhàn)中，光電對抗裝備在戰(zhàn)爭中扮演著重要的角色，而紅外偵測與跟蹤系統(tǒng)由于采用的無源探測技術(shù)，因此與雷達(dá)等主動探測系統(tǒng)相比具有隱身性強(qiáng)、抗干擾能力好和小型化程度高等優(yōu)點(diǎn)，受到業(yè)內(nèi)的關(guān)注。新一代紅外成像導(dǎo)引系統(tǒng)須具備高精度、處理速度快、實(shí)時性強(qiáng)且反應(yīng)時間短等特點(diǎn)，這便要求圖像處理計算機(jī)能滿足圖像處理中大數(shù)據(jù)量、復(fù)雜運(yùn)算、實(shí)時性強(qiáng)、高傳輸率和穩(wěn)定可靠等要求。文中從工作原理、硬件及軟件3個方面介紹了基于DSP和FPGA芯片的紅外信息數(shù)據(jù)處理系統(tǒng)設(shè)計方法。 1紅外制導(dǎo)控制系統(tǒng)硬件總體設(shè)計紅外信息數(shù)據(jù)處理系統(tǒng)
關(guān)鍵字： FPGA DSP

基于FPGA的定時同步算法設(shè)計

摘要文中對適用于高速突發(fā)通信的基于數(shù)字濾波平方的定時同步算法進(jìn)行了研究。通過對在高速數(shù)據(jù)傳輸通信中，該定時同步環(huán)路的定時誤差估計模塊進(jìn)行并行結(jié)構(gòu)實(shí)現(xiàn)，大幅降低了系統(tǒng)對于時鐘的要求，且更加易于實(shí)現(xiàn);將文中所提定時控制部分與其他文獻(xiàn)中的方法做了對比，表明所用方法可以達(dá)到更好的效果。最后進(jìn)行的Matlab仿真以及硬件實(shí)現(xiàn)，結(jié)果表明，該環(huán)路可以實(shí)現(xiàn)突發(fā)與非突發(fā)情況下的高速數(shù)傳定時同步。目前，數(shù)字通信系統(tǒng)正向高速全數(shù)字化方向發(fā)展。在全數(shù)字接收機(jī)定時同步中，主要包括兩個關(guān)鍵點(diǎn)：定時誤差估計和定時控制。傳統(tǒng)的定時
關(guān)鍵字： FPGA Gardner

一種基于FPGA的QC_LDPC碼的譯碼器設(shè)計

摘要針對QC_LDPC碼的短環(huán)對碼性能的重要影響，采用了1種圍數(shù)為8的QC_LDPC碼設(shè)計。算法首先分別對3個不同的子矩陣進(jìn)行移位運(yùn)算，每個子矩陣分別與它們移位后生成的子矩陣共同組合形成1個新的子矩陣，然后再將新生成的3個子矩陣組合成1個矩陣構(gòu)成基陣，最后將該矩陣轉(zhuǎn)置后用單位矩陣及其移位矩陣隨機(jī)擴(kuò)展即可得到所需校驗矩陣。根據(jù)該校驗矩陣的特殊結(jié)構(gòu)，采用分層迭代譯碼算法，選用Altera公司的Stratix III系列FPGA，實(shí)現(xiàn)碼率為1/2、碼長為3456的正規(guī)(3，6)QC_LDPC碼譯碼器的布局布線
關(guān)鍵字： FPGA QC_LDPC

DSP編程技巧之11-揭開編譯器神秘面紗之文件、目錄與擴(kuò)展名

　　前面講了很多次和優(yōu)化、匯編這些相關(guān)的選項，如果以前接觸這些概念少的話，難免是云里霧里迷惑半天，需要多多練習(xí)、嘗試才能加深理解。所以這次換一些容易理解的，包括文件類型、目錄結(jié)構(gòu)、擴(kuò)展名等。這些概念并不新鮮，因為它們組成了操作系統(tǒng)里面最基本的文件管理功能。在一個工程中包含的文件較少的時候，這些元素在編程環(huán)境例如CCS3.3里的管理并不復(fù)雜，大不了把所有要用到的文件都拷到同一個目錄下然后添加進(jìn)工程就行了。但是在更復(fù)雜的工程和更高級版本的編程環(huán)境里，例如在CCS5.x甚至剛剛推出的CCS6.x里，工程的管理看
關(guān)鍵字： DSP 嵌入式匯編器

基于FPGA的北斗QPSK信號調(diào)制器設(shè)計

摘要為研制北斗衛(wèi)星導(dǎo)航模擬信號源，設(shè)計實(shí)現(xiàn)了北斗QPSK信號調(diào)制器。文中在分析了北斗衛(wèi)星導(dǎo)航系統(tǒng)B1頻段信號的正交相移鍵控調(diào)制信號的基礎(chǔ)上，基于軟件無線電的思想，在FPGA硬件平臺上實(shí)現(xiàn)了QPSK信號調(diào)制器，通過功率譜測試，QPSK解調(diào)和簡單串口信息傳輸，驗證了調(diào)制解調(diào)硬件單元的正確性。北斗衛(wèi)星導(dǎo)航系統(tǒng)(BeiDou Navigation SatelliteSystem)是我國正在實(shí)施的自主研發(fā)、完全獨(dú)立運(yùn)行的全球衛(wèi)星導(dǎo)航系統(tǒng)，有著廣泛的應(yīng)用前景。北斗衛(wèi)星導(dǎo)航系統(tǒng)信號采用正交相移鍵控(QPSK)調(diào)制
關(guān)鍵字： FPGA QPSK

基于TMS320C6455的外部FLASH自動加載設(shè)計

摘要為實(shí)現(xiàn)數(shù)字信號處理器的加栽，介紹了的各種加載模式，尤其是對外部ROM的引導(dǎo)方式，以及一種無需數(shù)據(jù)轉(zhuǎn)換即可通過數(shù)據(jù)加載將用戶程序?qū)懭隖lash的方法。以TMS320C6455為例，同時結(jié)合LED燈閃爍實(shí)例驗證自動加載的可行性。數(shù)字信號處理器(DSP)在數(shù)字信號處理中有著廣泛的應(yīng)用，尤其是與FPGA結(jié)合的設(shè)計，增加了應(yīng)用的靈活性和可升級性，能夠充分發(fā)揮其信號處理的優(yōu)越性。在設(shè)計以DSP為處理器的信號處理模塊時，DSP的加載方式是必須考慮的問題。本文將以TMS320C6455為例來研究DSP的自動加載
關(guān)鍵字： DSP MS320C6455

一種基于DM648和FPGA構(gòu)架的圖像處理方案

摘要：介紹了一種基于DM648和FPGA構(gòu)架的圖像處理方案，闡述了圖像處理模塊的組成原理和結(jié)構(gòu)，并對模塊內(nèi)部電路設(shè)計和FPGA內(nèi)部圖像處理邏輯進(jìn)行了重點(diǎn)介紹。木文設(shè)計的圖像處理模塊能夠支持對高清視頻圖像的切割、縮放、疊加和切換等算法處理。隨著數(shù)字化時代的到來，視頻圖像處理作為數(shù)字化的重要組成部分越來越重要，特別是對高清視頻的處理技術(shù)已經(jīng)成為業(yè)界的研究熱點(diǎn)。本文針對視頻處理技術(shù)的特點(diǎn)提出了一種支持多種視頻輸入輸出接口的視頻圖像處理硬件解決方案。 1 總體結(jié)構(gòu)及硬件設(shè)計 1.1 總體結(jié)構(gòu) 本文設(shè)計的
關(guān)鍵字： FPGA DM648

Altera客戶樹立業(yè)界里程碑—采用Stratix 10 FPGA和SoC，內(nèi)核性能提高了兩倍

　　Altera公司 (Nasdaq: ALTR)于2014年5月7日宣布，與前一代高性能可編程器件相比，Stratix? 10 FPGA和SoC客戶設(shè)計的內(nèi)核性能成功提高了兩倍。Altera與幾家早期試用客戶在多個市場領(lǐng)域密切合作，使用Stratix 10性能評估工具測試了他們的下一代設(shè)計?？蛻羲w會到的FPGA內(nèi)核性能突破源自Intel 14 nm三柵極工藝技術(shù)以及革命性的Stratix 10 HyperFlex?體系結(jié)構(gòu)。　　HyperFlex是Altera為Strati
關(guān)鍵字： Altera FPGA SoC