fpga+arm 文章最新資訊

基于WinCE的ARM視頻監(jiān)控系統(tǒng)

基于WinCE的ARM視頻監(jiān)控系統(tǒng),設(shè)計(jì)一種嵌入式系統(tǒng)，以WinCE操作系統(tǒng)和ARM硬件平臺(tái)為核心實(shí)現(xiàn)對(duì)現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)控；通過(guò)無(wú)線網(wǎng)絡(luò)把視頻圖像傳輸?shù)街鳈C(jī)端，以實(shí)現(xiàn)分析、存儲(chǔ)扣顯示等功能。
關(guān)鍵字：監(jiān)控系統(tǒng) 視頻 ARM WinCE 基于

ARM7與FPGA相結(jié)合在工業(yè)控制和故障檢測(cè)中的應(yīng)用(圖)

ARM7與FPGA相結(jié)合在工業(yè)控制和故障檢測(cè)中的應(yīng)用(圖),
關(guān)鍵字：檢測(cè) 應(yīng)用故障工業(yè)控制 FPGA 結(jié)合 ARM7

FPGA新手入門(mén)

FPGA簡(jiǎn)介 FPGA是英文Field Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在可編程陣列邏輯PAL(Programmable Array Logic)、門(mén)陣列邏輯GAL(Gate Array Logic)、可編程邏輯器件PLD(Programmable Logic Device)等可編程器件的基礎(chǔ)什么是FPGA上進(jìn)一步發(fā)展的產(chǎn)
關(guān)鍵字： FPGA 新手入門(mén) 元器件其他IC 制程

ARM S3C2410硬件手冊(cè)重點(diǎn)

a.Memory Controller b.Nand Flash c.UART d.Interrupt e.Timer Memory Controller SDRAM: S3C2410提供了外接ROM、SRAM、SDRAM、NOR Flash、NAND Flash的接口。S3C2410外接存儲(chǔ)器的空間被分為8 BANKS，每BANK容量為128M：當(dāng)訪問(wèn)BANKx(x從0到7)所對(duì)應(yīng)的地址范圍x*128M到(x+1)*12
關(guān)鍵字： ARM S3C2410 硬件手冊(cè) 重點(diǎn) 嵌入式系統(tǒng) 嵌入式

基于FPGA的串行Flash擴(kuò)展實(shí)現(xiàn)

　　1 引言　　FPGA憑借其方便靈活、可重復(fù)編程等優(yōu)點(diǎn)而日益被廣泛應(yīng)用;閃速存儲(chǔ)器(Flash Memory)以其集成度高、成本低、使用方便等優(yōu)點(diǎn)，在眾多領(lǐng)域中也獲得了廣泛應(yīng)用。在現(xiàn)代數(shù)字電路設(shè)計(jì)中。經(jīng)常需要保存大量數(shù)據(jù)，而Flash存儲(chǔ)速度快、體積小、功耗低且價(jià)格低廉，可在線電擦寫(xiě)，信息在掉電后不會(huì)丟失，因此成為設(shè)計(jì)人員的首選。　　2 M25P80的介紹　　Flash是一種具有電可擦除的可編程ROM，可以分為兩大類(lèi)：并行Flash和串行Flash。并行Flash存儲(chǔ)量大，速度快;而串行Fl
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA Flash 串 MCU和嵌入式微處理器

Cadence攜手ARM為多核與低功耗器件提供參考方法學(xué)

　　Cadence設(shè)計(jì)系統(tǒng)公司與ARM 宣布推出兩種由它們聯(lián)合開(kāi)發(fā)的新的實(shí)現(xiàn)參考方法學(xué)，一種用于ARM11(TM) MPCore(TM)多核處理器，另一種用于ARM1176JZF-S(TM)處理器的低功耗實(shí)現(xiàn)，后者集成了ARM® Intelligent Energy Manager (IEM(TM))技術(shù)。針對(duì)這兩款A(yù)RM處理器的這些Cadence參考方法學(xué)是兩個(gè)公司緊密合作的成果，為設(shè)計(jì)多核、低功耗器件的共同客戶(hù)提供了增強(qiáng)的設(shè)計(jì)解決方案。　　“Cadence低功耗解決方案包括Encounte
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Cadence ARM 處理器 MCU和嵌入式微處理器

ARM程序設(shè)計(jì)優(yōu)化策略與技術(shù)

程序優(yōu)化是指軟件編程結(jié)束后，利用軟件開(kāi)發(fā)工具對(duì)程序進(jìn)行調(diào)整和改進(jìn)，讓程序充分利用資源，提高運(yùn)行效率，縮減代碼尺寸的過(guò)程。按照優(yōu)化的側(cè)重點(diǎn)不同，程序優(yōu)化可分為運(yùn)行速度優(yōu)化和代碼尺寸優(yōu)化。運(yùn)行速度優(yōu)化是指在充分掌握軟硬件特性的基礎(chǔ)上，通過(guò)應(yīng)用程序結(jié)構(gòu)調(diào)整等手段來(lái)降低完成指
關(guān)鍵字： ARM 程序設(shè)計(jì) 優(yōu)化嵌入式

地面數(shù)字電視符號(hào)與載波同步的FPGA實(shí)現(xiàn)

　　1 引言　　中國(guó)于2006年8月頒布了數(shù)字電視的地面廣播標(biāo)準(zhǔn)GB20600-2006，成為繼美國(guó)ATSC、歐洲D(zhuǎn)VB-T、日本ISDB-T之后又一重要的地面數(shù)字電視廣播的國(guó)家標(biāo)準(zhǔn)。GB20600-2006中對(duì)中國(guó)數(shù)字電視地面?zhèn)鬏?DigitalTerrestrial Television Broadcasting，DTTB)系統(tǒng)傳輸?shù)膸Y(jié)構(gòu)、信道編碼和調(diào)制作了具體的規(guī)定。其中幀結(jié)構(gòu)的基本單元——信號(hào)幀采用了循環(huán)擴(kuò)展的時(shí)域幀頭結(jié)構(gòu)，即在每3780個(gè)符號(hào)的幀體前加入一定長(zhǎng)度的經(jīng)循環(huán)擴(kuò)展后的偽隨機(jī)序列作
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字電視 FPGA 載波 MCU和嵌入式微處理器

Xilinx推出針對(duì)Intel前端總線（FSB）的FPGA加速解決方案

　　賽靈思公司宣布開(kāi)始正式發(fā)放高性能計(jì)算行業(yè)首款針對(duì)Intel前端總線(FSB)的FPGA加速解決方案商業(yè)許可?；诟咝阅?5nm Virtex™-5 平臺(tái) FPGA 和Intel® QuickAssist技術(shù)，賽靈思公司的加速計(jì)算平臺(tái)(Accelerated Computing Platform, ACP)M1許可包支持實(shí)現(xiàn)全速1066MHz FSB性能。ACP M1許可包目前已開(kāi)始向系統(tǒng)集成商提供，支持他們進(jìn)行解決方案的開(kāi)發(fā)，以提高基于Intel處理器的服務(wù)器平臺(tái)的性能，并保證把功
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 FPGA FSB

基于FPGA的李沙育圖形在手持式示波表中實(shí)現(xiàn)

　　1.引言　　示波器測(cè)量頻率和相位的方法很多， “李沙育圖形法”就是其中用得最多的一種?！袄钌秤龍D形法”又稱(chēng)波形合成法，就是將被測(cè)頻率的信號(hào)和頻率已知的標(biāo)準(zhǔn)信號(hào)分別加至示波器的Y軸輸入端和x軸輸入端，在示波器顯示屏上將出現(xiàn)一個(gè)合成圖形，這個(gè)圖形就是李沙育圖形。李沙育圖形隨兩個(gè)輸入信號(hào)的頻率、相位、幅度不同，所呈現(xiàn)的波形也不同。　　早期的模擬示波器顯示李沙育圖形的原理是將電信號(hào)轉(zhuǎn)換為光信號(hào)，核心部分是陰極射線示波管(CRT)。將輸入信號(hào)加到示波管內(nèi)部的偏轉(zhuǎn)系統(tǒng)，高速電子經(jīng)聚焦、加速和偏轉(zhuǎn)后，打到熒
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 示波器 MCU和嵌入式微處理器

WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)

　　1 引言　　TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車(chē)總線)和MVB(多功能車(chē)輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開(kāi)。　　隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) TCN HDLC FPGA MCU和嵌入式微處理器

基于FPGA的可配置通信平臺(tái)設(shè)計(jì)

本文設(shè)計(jì)了一種基于FPGA的、通用可配置的通信開(kāi)發(fā)與測(cè)試平臺(tái)。針對(duì)不同信道編碼和調(diào)制方式的組合，通過(guò)采用實(shí)時(shí)軟硬件重構(gòu)技術(shù)，該平臺(tái)可以在短期內(nèi)完成相應(yīng)通信系統(tǒng)的構(gòu)建、驗(yàn)證和配置。
關(guān)鍵字： FPGA 可配置通信平臺(tái)設(shè)計(jì)

異步通信起始位正確檢測(cè)的VHDL實(shí)現(xiàn)

　　摘要：基于FPGA/CPLD的UART設(shè)計(jì)眾多，本文分析了3倍頻采樣方法存在的不足，同時(shí)分析了16倍頻采樣對(duì)起始位檢測(cè)的可靠性，并給出相關(guān)的VHDL硬件描述語(yǔ)言程序代碼。　　關(guān)健詞：異步數(shù)據(jù);UART;FPGA/CPLD;VHDL 　　概述　　隨著電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的發(fā)展，可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來(lái)越多用戶(hù)根據(jù)自己的需要，以EDA技術(shù)作為開(kāi)發(fā)手段，用一塊
關(guān)鍵字： 0711_A 雜志_設(shè)計(jì)天地嵌入式系統(tǒng) 單片機(jī) 異步數(shù)據(jù) UART FPGA/CPLD VHDL MCU和嵌入式微處理器

RealView MDK—引領(lǐng)ARM開(kāi)發(fā)工具新潮流

　　RealView MDK微控制器開(kāi)發(fā)工具　　RealView 是ARM公司的開(kāi)發(fā)工具品牌，RealView MDK 是ARM新推出的嵌入式微控制器軟件開(kāi)發(fā)工具。它集成了業(yè)界領(lǐng)先的mVision IDE開(kāi)發(fā)平臺(tái)和RealView 編譯工具RVCT，良好的性能使它成為ARM開(kāi)發(fā)工具中佼佼者。　　編譯鏈接工具RVCT 　　*RVCT是代碼編譯鏈接工具　　編譯器是開(kāi)發(fā)工具的靈魂。RVCT 編譯器是ARM公司多年以來(lái)積累的成果，它提供了多種優(yōu)化級(jí)別，幫助開(kāi)發(fā)人員完成代碼密度與代碼執(zhí)行速度上的不同層
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0711_A 雜志_技術(shù)長(zhǎng)廊 RealView MDK ARM MCU和嵌入式微處理器

基于FPGA和ARM的圖像采集傳輸系統(tǒng)

　　引言　　圖像處理技術(shù)的快速發(fā)展，使得圖像采集處理系統(tǒng)在提高農(nóng)業(yè)生產(chǎn)自動(dòng)化程度中的應(yīng)用越來(lái)越廣泛。目前的圖像采集系統(tǒng)有的基于CCD攝像機(jī)、圖像采集卡和計(jì)算機(jī)，有的基于CCD攝像機(jī)、解碼器、FPGA和DSP，而有的基于CMOS圖像傳感器芯片、FPGA和DSP，它們?cè)趯?shí)時(shí)性，靈活性，可維護(hù)性方面各有優(yōu)缺點(diǎn)。而在農(nóng)業(yè)生產(chǎn)中，以基于CCD攝像機(jī)、圖像采集卡和計(jì)算機(jī)的系統(tǒng)居多。本文結(jié)合實(shí)際系統(tǒng)中的前端圖像處理和圖像數(shù)據(jù)傳輸需要.充分利用ARM的靈活性和FPGA的并行性特點(diǎn)，設(shè)計(jì)了一種基于ARM+FPGA的圖像
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 圖像處理 CCD FPGA MCU和嵌入式微處理器