fpga soc 文章 最新資訊
GPIB接口的FPGA實現(xiàn)
- 電子設(shè)計應(yīng)用2004年第10期摘 要:GPIB接口是測試儀器中常用的接口方式。通過將接口設(shè)計分解為同步狀態(tài)機設(shè)計和寄存器讀寫電路設(shè)計,采用Verilog語言實現(xiàn)了滿足IEEE488.1協(xié)議的IP Core設(shè)計。將此IP Core固化到FPGA芯片中即可實現(xiàn)GPIB各種接口功能。關(guān)鍵詞:GPIB接口;狀態(tài)機;FPGA引言在自動測試領(lǐng)域中,GPIB通用接口是測試儀器常用的接口方式,具有一定的優(yōu)勢。通過GPIB組建自動測試系統(tǒng)方便且費用低廉。而GPIB控制芯片是自動測試系統(tǒng)中
- 關(guān)鍵字: FPGA GPIB接口 狀態(tài)機
實現(xiàn)FPGA與PC的串行通信
- 電子設(shè)計應(yīng)用2004年第10期摘 要:本文主要介紹了基于FPGA技術(shù)實現(xiàn)與PC串行通信的過程,給出了各個模塊的具體實現(xiàn)方法,分析了實現(xiàn)結(jié)果,驗證了串行通信的正確性。關(guān)鍵詞:串行通信;FPGA引言串行通信即串行數(shù)據(jù)傳輸,實現(xiàn)FPGA與PC的串行通信在實際中,特別是在FPGA的調(diào)試中有著很重要的應(yīng)用。調(diào)試過程一般是先進(jìn)行軟件編程仿真,然后將程序下載到芯片中驗證設(shè)計的正確性,目前還沒有更好的工具可以在下載后實時地對FPGA的工作情況和數(shù)據(jù)進(jìn)行分析。通過串行通信,可以向FPGA
- 關(guān)鍵字: FPGA 串行通信
應(yīng)用SoPC Builder開發(fā)電子系統(tǒng)
- 電子設(shè)計應(yīng)用2004年第9期摘 要:本文從系統(tǒng)總線設(shè)計、用戶自定義指令和FPGA協(xié)處理器的應(yīng)用這三個方面詳細(xì)介紹了如何應(yīng)用SoPC設(shè)計思想和SoPC Builder工具來開發(fā)電子系統(tǒng)。通過應(yīng)用SoPC Builder開發(fā)工具,設(shè)計者可以擺脫傳統(tǒng)的、易于出錯的軟硬件設(shè)計細(xì)節(jié),從而達(dá)到加快項目開發(fā)、縮短開發(fā)周期、節(jié)約開發(fā)成本的目的。關(guān)鍵詞:SoPC;SoPC Builder;FPGA引言隨著技術(shù)的進(jìn)一步發(fā)展,SoC設(shè)計面臨著一些諸如如何進(jìn)行軟硬件協(xié)同設(shè)計,如何縮短電子產(chǎn)品開
- 關(guān)鍵字: FPGA SoPC SoPC Builder
基于FPGA的誤碼測試儀
- 2004年4月A版 摘 要:本文提出了一種基于FPGA的誤碼測試方案,并在FPGA上實現(xiàn)了其功能。該方案不僅納入了“同步保護(hù)”的思想,同時對誤碼率量級的判斷也提出了一種簡化而又可行的方法。 關(guān)鍵詞:誤碼測試;FPGA;m序列;同步 在數(shù)字通信系統(tǒng)中,為了檢測系統(tǒng)的性能,通常使用誤碼分析儀對其誤碼性能進(jìn)行測量。誤碼分析儀給工程實際應(yīng)用帶來了極大的便利,比如它有豐富的測試接口和測試內(nèi)容,并能將結(jié)果直觀、準(zhǔn)確的顯示出來。但是它的價格昂貴,并且通常需要另加外部輔助長線驅(qū)動電路才能與某些系統(tǒng)接
- 關(guān)鍵字: FPGA 嵌入式
Mentor Graphics公司與華為公司共建SoC軟硬件協(xié)同驗證環(huán)境
- 日前,Mentor和華為共同宣布共同建立SOC軟硬件協(xié)同驗證環(huán)境。旨在加強SoC驗證方面雙方的全面合作。事先,華為已經(jīng)利用Mentor公司提供的Seamless軟硬件協(xié)同驗證方案成功建立了ARM-based SoC驗證環(huán)境。利用Seamless協(xié)同驗證環(huán)境,華為已經(jīng)成功調(diào)試,并解決了多款基于ARM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問題。華為早在上個世紀(jì)90年代就認(rèn)識到SoC的功能驗證比傳統(tǒng)的ASIC的功能驗證更具有挑戰(zhàn)性,需要付出更多的仿真努力,同時產(chǎn)品的開發(fā)周期也更
- 關(guān)鍵字: Mentor Graphics SoC ASIC
北京集成電路設(shè)計園選用Cadence SoC Encounter設(shè)計平臺
- 美國Cadence設(shè)計系統(tǒng)公司公司(紐約證券交易所代碼:CDN)董事會主席Ray Bingham先生一行,到北京集成電路設(shè)計園訪問, 設(shè)計園公司總經(jīng)理郝偉亞先生詳細(xì)介紹了設(shè)計園以及北京集成電路設(shè)計產(chǎn)業(yè)發(fā)展情況。Ray Bingham先生表示,Cadence長期致力于中國電子產(chǎn)業(yè)的發(fā)展,支持北京集成電路產(chǎn)業(yè)的發(fā)展,對于作為中國7個國家IC設(shè)計基地之一的北京集成電路設(shè)計園,擴展其數(shù)字設(shè)計平臺,選用Cadence SoC Encounter為實現(xiàn)很復(fù)雜、高性能的芯片提供經(jīng)過驗證的設(shè)計工具,應(yīng)對納米技術(shù)挑戰(zhàn),感
- 關(guān)鍵字: Cadence SoC ASIC
高速SoC單片機C8051F
- 美國Cygnal公司專門從事混合信號系統(tǒng)芯片(SoC)單片機的設(shè)計與制造。公司更新了原51單片機結(jié)構(gòu),設(shè)計了具有自主產(chǎn)權(quán)的CIP-51內(nèi)核,運行速度高達(dá)每秒25MIPS?,F(xiàn)已設(shè)計并為市場提供了29個品種的C8051F系列SoC單片機,預(yù)計今年年內(nèi)還將完成20多個新的SoC單片機的設(shè)計。 C8051F系列是集成的混合信號系統(tǒng)芯片SoC單片機,具有與MCS-51內(nèi)核及指令集完全兼容的微控制器,除了具有標(biāo)準(zhǔn)8051的數(shù)字外設(shè)部件之外,片內(nèi)還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其它數(shù)字外設(shè)及功能部件(參見圖
- 關(guān)鍵字: SoC ASIC
橢圓曲線加密的硬件實現(xiàn)
- 摘 要: 橢圓曲線加密是一種目前已知的所有公鑰密碼體制中能夠提供最高比特強度的一種公鑰體制。在FPGA實現(xiàn)橢圓曲線加密系統(tǒng)時,基于GF(2)的多項式有限域中的乘法、求逆運算是其中的兩大難點。本文提供了一種橢圓曲線加密的FPGA實現(xiàn)的結(jié)構(gòu),著重討論了基于GF(2)的多項式有限域中的乘法、求逆運算的實現(xiàn),并與軟件實現(xiàn)的性能進(jìn)行了比較。關(guān)鍵詞: FPGA;多項式有限域;橢圓曲線加密系統(tǒng)加密的安全性從數(shù)論的角度來說,任何公鑰密碼系統(tǒng)都建立在一個NP(無法處理的問題)的基礎(chǔ)上,即對于特定的問題,沒有辦法找到一個
- 關(guān)鍵字: FPGA 多項式有限域 橢圓曲線加密系統(tǒng)
推動標(biāo)準(zhǔn)的平臺
- 概述在復(fù)雜SoC設(shè)計中,設(shè)計的可復(fù)用性是一種公認(rèn)的能有效提升設(shè)計效率的方法。單純地強調(diào)開發(fā)和集成硬件IP(intellectual property)模塊還不夠完全,人們應(yīng)該繼續(xù)提高IP的抽象層次——從簡單的組件到完整的功能子系統(tǒng),為SoC設(shè)計提供一個靈活而穩(wěn)定的出發(fā)點。目前許多公司都進(jìn)行基于平臺的設(shè)計,希望借此來滿足越來越緊迫的產(chǎn)品上市時間要求。然而,如果只是簡單地把一個原來的設(shè)計轉(zhuǎn)移到另一個產(chǎn)品設(shè)計中去會帶來很多問題。假如這個設(shè)計沒有考慮到設(shè)計的可復(fù)用性,并且缺乏足夠的文檔說明,那么改寫該設(shè)計花費的時
- 關(guān)鍵字: SoC
WCDMA速率適配算法的FPGA實現(xiàn)
- 摘 要: 為了支持多媒體業(yè)務(wù)的傳輸,第三代移動通信WCDMA系統(tǒng)采用了獨特的編碼復(fù)接方案,同時也加大了系統(tǒng)復(fù)雜度,并引入了較長的處理時延。速率適配算法是業(yè)務(wù)復(fù)用方案的核心算法。本文具體提出了在FPGA中進(jìn)行模塊合并、產(chǎn)生鑿孔圖樣進(jìn)行比特積攢搬移的實現(xiàn)方案,縮短了處理延時,大大提高了系統(tǒng)的處理能力。關(guān)鍵詞:編碼復(fù)接;速率適配;FPGA;鑿孔圖樣;保留比特搬移引言隨著因特網(wǎng)爆炸性的增長以及各種無線業(yè)務(wù)需求的增加,傳統(tǒng)的無線通信網(wǎng)已經(jīng)越來越無法適應(yīng)人們的需要。因此,以大容量、高數(shù)據(jù)率和承載多媒體業(yè)務(wù)為目的的
- 關(guān)鍵字: FPGA 保留比特搬移 編碼復(fù)接 速率適配 鑿孔圖樣
virterx技術(shù)白皮書
- 平臺FPGA的興起隨著Virtex系列在片上系統(tǒng)(SoC)應(yīng)用中的廣泛應(yīng)用,賽靈思(Xilinx)公司引入了平臺FPGA(Platform FPGA)的概念。作為領(lǐng)先的可編程邏輯供應(yīng)商,賽靈思公司利用其基于Virtex的支持可編程邏輯、I/O和計算處理的多功能器件,幫助業(yè)界涉足并確立了基于FPGA的SoC設(shè)計方法。通過實現(xiàn)大量基于FPGA的RISC處理器和處理器內(nèi)核,賽靈思在這方面已經(jīng)證實了自己的實力。最早的例子是于1991年實現(xiàn)Philip Freidin的RISC4005/R16 FPGA處理器。Vi
- 關(guān)鍵字: FPGA Xilinx
FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀表中的應(yīng)用
- 摘 要: 本文介紹了用FPGA實現(xiàn)的FIR算法,并對這種算法應(yīng)用于汽車動態(tài)稱重儀表中的結(jié)果做了分析。實踐證明此算法用于動態(tài)稱重具有良好的效果。關(guān)鍵詞: FPGA;FIR;動態(tài)稱重引言車輛在動態(tài)稱重時,作用在平臺上的力除真實軸重外,還有許多因素產(chǎn)生的干擾力,如:車速、車輛自身諧振、路面激勵、輪胎驅(qū)動力等,給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波,參數(shù)則不能過大,否則將產(chǎn)生過大的延遲導(dǎo)致不能實現(xiàn)實時處理,從而造成濾波后的信號仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消
- 關(guān)鍵字: FIR FPGA 動態(tài)稱重
SoC處理器的定標(biāo)原則
- 半導(dǎo)體器件定標(biāo)(scaling)在量上的不斷進(jìn)展蘊育著系統(tǒng)級芯片(SoC)器件在設(shè)計和結(jié)構(gòu)上質(zhì)的深刻變化。IC器件定標(biāo)可以加強功率效率、增加帶寬和顯著改進(jìn)功能集成性,而要挖掘出硅的全部性能潛力,還須在設(shè)計復(fù)雜性管理和改進(jìn)設(shè)計可重用性方面做同樣的努力。代表ITRS對半導(dǎo)體定標(biāo)的一致觀點的一個簡易技術(shù)模型示出了芯片設(shè)計上一系列重大變化。較高層次的可編程性可以緩解經(jīng)濟(jì)上的壓力。專用處理器性能的不斷提高和器件的自動生成將使處理器芯核在SoC結(jié)構(gòu)體系中發(fā)揮重大作用,諸如從高性能控制到以前只能由硬連接邏輯才可以實現(xiàn)的
- 關(guān)鍵字: SoC SoC ASIC
fpga soc介紹
您好,目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
