fpga soc 文章最新資訊

基于立體封裝技術的復合電子系統(tǒng)模塊應用

　　摘要：本文在SIP立體封裝技術的基礎上，設計了基于DSP、FPGA的復合電子系統(tǒng)模塊。重點介紹了模塊的功能構成及模塊接口應用，為基于SIP小型化封裝的復合電子系統(tǒng)(功能可訂制)提供應用基礎。　　引言　　隨著電子技術的發(fā)展對系統(tǒng)模塊小型化高可靠性提出了更高的要求。復合電子系統(tǒng)模塊是歐比特公司推出的一款SIP模塊，其將特定(可定制)的電子系統(tǒng)功能模塊采用立體封裝技術制作而成。本文介紹了基于DSP、FPGA的復合電子系統(tǒng)模塊OBT-MCES-01的功能構成以及應用方法。　　1 SIP簡介　　
關鍵字：復合電子系統(tǒng) DSP FPGA ADC DAC RS422 CAN 201409

基于FPGA和Qt技術的音頻廣播系統(tǒng)

　　摘要：介紹了一種使用Altera DE2開發(fā)板以及Qt技術實現(xiàn)的定時音頻廣播系統(tǒng)。該系統(tǒng)使用C/S架構，使用跨平臺Qt技術在Ubuntu系統(tǒng)平臺下建立起服務器程序，用于管理所有在線的DE2音頻播放終端，使用Sqlite輕量級數(shù)據(jù)庫進行數(shù)據(jù)存儲。通過基于Nios II實現(xiàn)的軟核進行外圍設備的管理，并播放位于SD卡中的音頻文件。　　引言　　隨著數(shù)字和網(wǎng)絡等技術的發(fā)展，廣播技術已經(jīng)呈現(xiàn)出越來越多元化的趨勢，其最主要的趨勢便是從模擬到數(shù)字的轉(zhuǎn)化。從宏觀來說，廣播技術大體上可以分為三類：傳統(tǒng)公共廣播系統(tǒng)
關鍵字： FPGA 揚聲器 SD卡 UDP Qt 201409

緊湊的四輸出降壓型穩(wěn)壓器解決方案加速采用數(shù)字內(nèi)窺鏡

　　摘要：目前的內(nèi)窺鏡發(fā)展趨勢推進了數(shù)字成像方法的采用。不過，這需要多種數(shù)字處理器處理和分配圖像數(shù)據(jù)。另外還出現(xiàn)了新的設計挑戰(zhàn)，即如何將所有電子組件及有關電源穩(wěn)壓器放進與以前安裝的內(nèi)窺鏡攝像機控制單元 (CCU) 大小相同的空間中，以最大限度地減小安裝和采用成本。　　1 內(nèi)窺鏡發(fā)展歷史　　大多數(shù)歷史學家都認為，Bozzini 的 Lichleiter 是第一個與我們今天所知的內(nèi)窺鏡相似的設備。該設備于 19 世紀初發(fā)明，它很不靈活，用傾斜的鏡子將圖像投射到醫(yī)生眼中，只用一根蠟燭照明，圖像質(zhì)量很差。
關鍵字：穩(wěn)壓器內(nèi)窺鏡 CMOS FPGA LTM4644 201409

多參數(shù)室內(nèi)環(huán)境智能監(jiān)測系統(tǒng)設計

　　摘要：針對室內(nèi)環(huán)境質(zhì)量與人們的健康和工作效率密切相關的情況，設計了一種多參數(shù)多采集點室內(nèi)環(huán)境監(jiān)測系統(tǒng)。系統(tǒng)硬件主要包括單片機系統(tǒng)、FPGA數(shù)據(jù)采集電路、傳感器信號調(diào)理電路等。軟件包括單片機硬件驅(qū)動程序、FPGA數(shù)字邏輯設計和基于VB的上位機應用程序。實驗結果表明：系統(tǒng)工作穩(wěn)定，誤差在設計允許范圍內(nèi)。　　引言　　隨著經(jīng)濟持續(xù)快速發(fā)展，人們的生活水平不斷提高，對各種室內(nèi)環(huán)境的要求也越來越高。傳統(tǒng)的室內(nèi)環(huán)境監(jiān)測設備實時性差、精度低、體積大、功耗大，難以適應現(xiàn)代經(jīng)濟發(fā)展的要求?；谝陨媳尘埃疚脑O計了
關鍵字： FPGA 單片機監(jiān)測系統(tǒng) 傳感器 STC89C52 RAM 201409

簡化三相BLDC電機控制和驅(qū)動系統(tǒng)的策略

　　摘要：高度集成的半導體產(chǎn)品不僅是消費類產(chǎn)品的潮流，同時也逐步滲透至電機控制應用。與此同時，無刷直流(BLDC)電機在汽車和醫(yī)療應用等眾多市場中也呈現(xiàn)出相同態(tài)勢，其所占市場份額正逐漸超過其他各類電機。隨著對BLDC電機需求的不斷增長以及相關電機技術的日漸成熟，BLDC電機控制系統(tǒng)的開發(fā)策略已逐漸從分立式電路發(fā)展成三個不同的類別。這三類主要方案劃分為片上系統(tǒng)(SoC)、應用特定的標準產(chǎn)品(ASSP)和雙芯片解決方案。每種策略都有其各自的優(yōu)缺點。本文將論述這三種方案及其如何在設計的集成度和靈活性之間做出權衡
關鍵字： BLDC SoC 電機控制 ASSP 單片機 201409

Altera發(fā)布Quartus II軟件Arria 10版v14.0

　　Altera公司今天發(fā)布Quartus® II軟件Arria® 10版v14.0——業(yè)界最先進的20 nm FPGA和SoC設計環(huán)境。Altera成熟可靠的Quartus II軟件編譯時間是業(yè)界最短的，支持性能最高的20 nm FPGA和SoC設計?？蛻艨梢允褂眠@一最新版軟件所包含的全系列20 nm優(yōu)化IP內(nèi)核，進一步加速其Arria 10 FPGA和SoC設計。　　Altera的20 nm設計工具提供業(yè)界最先進的算法，其結果質(zhì)量最好。與最相近競爭20 nm
關鍵字： Altera Quartus II FPGA

美高森美新型Libero SoC v11.4軟件改善運行時間高達35%，顯著提升FPGA設計生產(chǎn)率

　　致力于提供功耗、安全、可靠與高性能半導體技術方案的領先供應商美高森美公司(Microsemi Corporation) 宣布推出最新11.4版本Libero系統(tǒng)級芯片(SoC)綜合設計軟件，用于開發(fā)美高森美最新一代FPGA產(chǎn)品。　　美高森美新型Libero SoC v11.4用于獲獎的SmartFusion2™ SoC FPGA和IGLOO2™ FPGA，改善設計流程運行時間多達35%。新產(chǎn)品還提供了更高的設計效率，具有改善的SmartDesign圖形設計畫布、改善的文本編
關鍵字：美高森美 SoC Libero

意法半導體(ST)發(fā)布完全符合規(guī)范且可馬上投產(chǎn)的機頂盒平臺

　　橫跨多重電子應用領域、全球領先的半導體供應商、全球領先的機頂盒芯片供應商意法半導體(STMicroelectronics，簡稱ST)與巴西數(shù)字電視軟件專業(yè)公司EiTV 和數(shù)字通信芯片廠商MaxLinear密切合作，開發(fā)出一款功能完整且可馬上投產(chǎn)的數(shù)字機頂盒平臺，可支持巴西模擬電視數(shù)字化計劃(ASO, Analog Switch-Off)，推進模擬電視向服務更豐富的數(shù)字化發(fā)展。　　新平臺是針對巴西市場的量身訂制的高集成度機頂盒平臺，支持巴西獨有的數(shù)字電視和中間件標準，讓設備廠商利用先進的系統(tǒng)芯片(S
關鍵字：意法半導體 MaxLinear SoC

美高森美新型Libero SoC v11.4軟件改善運行時間高達35%，顯著提升FPGA設計生產(chǎn)率

　　致力于提供功耗、安全、可靠與高性能半導體技術方案的領先供應商美高森美公司(Microsemi Corporation) 宣布推出最新11.4版本Libero系統(tǒng)級芯片(SoC)綜合設計軟件，用于開發(fā)美高森美最新一代FPGA產(chǎn)品。　　美高森美新型Libero SoC v11.4用于獲獎的SmartFusion2™ SoC FPGA和IGLOO2™ FPGA，改善設計流程運行時間多達35%。新產(chǎn)品還提供了更高的設計效率，具有改善的SmartDesign圖形設計畫布、改善的文本編
關鍵字：美高森 Libero SoC FPGA

基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設計

　　0 前言　　隨著計算機和半導體技術的發(fā)展，LED大屏幕顯示系統(tǒng)成為集計算機控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術為一體的顯示設備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性、更大屏幕化、更高的可靠性方向發(fā)展。LED顯示屏產(chǎn)業(yè)正成為我國電子信息產(chǎn)業(yè)的重要組成部分。大屏幕顯示技術的發(fā)展進步，需要處理的數(shù)據(jù)量大大增加，系統(tǒng)的頻率越來越高，系統(tǒng)的規(guī)模越來越大，對顯示控制系統(tǒng)的要求不斷提高。以往的LED大屏幕顯示系統(tǒng)用中小規(guī)模集成電路實現(xiàn)，系統(tǒng)體積較大、調(diào)試困難、不易修改。
關鍵字： ARM FPGA PLD

英特爾“勾搭”展訊對抗高通聯(lián)發(fā)科

　　近日潘九堂爆料，英特爾和瑞芯微合作后，最近又在和展訊勾搭。如今，手機芯片市場競爭激烈，STE、博通、Marvell、英偉達等手機芯片業(yè)務日益下降，出路之一就是低價銷售+股份賣給紫光(展訊)等中國公司，不過許多公司都沒有魄力，只有英偉達是個例外。　　2012年，聯(lián)發(fā)科(聯(lián)發(fā)科)瘋狂推四代3G，擠壓高通在2013年只剩下高端/EVDO。2014年，高通憑借4G策略重躲龍頭，聯(lián)發(fā)科在4G科技的成熟度和科技上有所落后，但聯(lián)發(fā)科又在瘋狂迭代，90、95、52、32之后，又推出了6735、35M，這對于高
關鍵字：英特爾 SoC

Atmel推出下一代智能計量片上系統(tǒng)解決方案

　　全球微控制器和觸控技術解決方案領域的領導者Atmel公司近日推出其最新面向智能計量應用的電力線通信片上系統(tǒng)(SoC)解決方案。　　Atmel SAM4CP16B是Atmel SAM4Cx智能能源平臺的一個擴展，該平臺是基于一個雙核32位ARM® Cortex®-M4架構。此番推出的高度靈活的解決方案全面兼容Atmel遵從PRIME標準規(guī)范的ATPL230A OFDM物理層(PHY)器件。它將相互獨立的應用、協(xié)議棧和物理層處理功能集成到同一個器件中，可滿足OEM廠商對不同系統(tǒng)分區(qū),
關鍵字： Atmel SAM4Cx SoC

FPGA研發(fā)之道—總線

　　如果設計中有多個模塊，每個模塊內(nèi)部有許多寄存器或者存儲塊需要配置或者提供讀出那么實現(xiàn)方式有多種，主要如下：　　實現(xiàn)方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進行配置和讀出。這種方式簡單是簡單，但是頂層連接工作量較大，并且如果配置個數(shù)較多，導致頂層中寄存器的數(shù)目也會較多。　　實現(xiàn)方式二：通過總線進行連接，為每個模塊分配一個地址范圍。這樣寄存器等擴展就可以在模塊內(nèi)部進行擴展，而不用再頂層進行過多的頂層互聯(lián)。如下圖所示：　　　　那如果進行總線的選擇，那么有一種
關鍵字： FPGA AVALON-MM AVALON-ST

基于FPGA的任意分頻器設計

　　1、前言　　分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(huán)(如Altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者這種方式只消耗不多的邏輯單元就可以達到對時鐘的操作目的。　　2、整數(shù)倍分頻器的設計　　2.1 偶數(shù)倍分頻　　偶數(shù)倍分頻器的實現(xiàn)非常簡單，只需要一個計數(shù)器進行計數(shù)就能實現(xiàn)。如需要N分頻
關鍵字： FPGA 分頻器 PLL

FPGA設計：時序就是全部

　　當你的FPGA設計不能滿足時序要求時，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實現(xiàn)工具來優(yōu)化設計從而滿足時序要求，也需要設計者具有明確目標和診斷/隔離時序問題的能力。設計者現(xiàn)在有一些小技巧和幫助來設置時鐘;使用像Synopsys Synplify Premier一樣的工具正確地設置時序約束;然后調(diào)整參數(shù)使之滿足賽靈思FPGA設計性能的目標。　　會有來自不同角度的挑戰(zhàn)，包括：　　● 更好的設計計劃，例如完整的和精確的時序約束和時鐘規(guī)范　　● 節(jié)約時間的設計技術，例如為更好的性能結
關鍵字： FPGA Synplify 時序