fpga 文章最新資訊

基于DSP的1553B總線系統(tǒng)設(shè)計與實(shí)現(xiàn)

基于DSP的1553B總線系統(tǒng)設(shè)計與實(shí)現(xiàn),摘要：在研究1553B總線協(xié)議特點(diǎn)的基礎(chǔ)上，提出了一種基于DSP的1553B總線接口設(shè)計方案．詳細(xì)描述了硬件電路的實(shí)現(xiàn)及軟件驅(qū)動程序的編寫。在電路中采用DSPTMS320F2812為核心處理單元。BU-64843為1553B協(xié)議執(zhí)行元件，采
關(guān)鍵字： DSP FPGA

基于FPGA的音樂播放控制電路設(shè)計

基于FPGA的音樂播放控制電路設(shè)計,　　隨著電子技術(shù)發(fā)展，電子電路的形式趨向復(fù)雜化，面對這一狀況，人們已經(jīng)清醒地認(rèn)識到，要分析和設(shè)計復(fù)雜的電子系統(tǒng)人工的方法已不適用。依靠傳統(tǒng)的實(shí)驗(yàn)教學(xué)已遠(yuǎn)不能滿足社會對高新技術(shù)人才的培養(yǎng)需要。本文就一個
關(guān)鍵字：控制電路設(shè)計播放音樂 FPGA 基于

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計,　面對似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計人員繼續(xù)依靠 FPGA 來部署系統(tǒng)日益重要的外部 I/O 接口，這點(diǎn)絲毫不足為奇。FPGA 可提供大量可配置的 I/O，能在適當(dāng) IP 基礎(chǔ)上支持幾乎無限多種高度復(fù)雜的 I/O
關(guān)鍵字： I/O 設(shè)計夾層 FPGA FMC 標(biāo)準(zhǔn) 基于

如何實(shí)現(xiàn)FPGA到DDR3 SDRAM存儲器的連接

采用90nm工藝制造的DDR3 SDRAM存儲器架構(gòu)支持總線速率為600 Mbps-1.6 Gbps (300-800 MHz)的高帶寬，工作電壓低至1.5V，因此功耗小，存儲密度更可高達(dá)2Gbits。該架構(gòu)無疑速度更快，容量更大，單位比特的功耗更低，但問
關(guān)鍵字： SDRAM FPGA DDR3 存儲器

基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計

摘要：基于FPGA芯片Stratix II EP2S60F672C4設(shè)計了一個適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器（VB-DDC）。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn)，實(shí)現(xiàn)了對輸入中頻信號的高效高速處理，同
關(guān)鍵字： FPGA 寬帶數(shù)字接收機(jī) 帶寬

基于FPGA和IP Core的定制緩沖管理的實(shí)現(xiàn)

隨著通信協(xié)議的發(fā)展及多樣化，協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面，普遍采用現(xiàn)有的商用芯片NP(Network Processor，網(wǎng)絡(luò)處理器)來完成，流量管理部分需要根據(jù)系統(tǒng)的需要進(jìn)行定制或采用商用芯片來完成。在很多情況下NP
關(guān)鍵字： FPGA Core 定制

基于ARM的可定制MCU可承擔(dān)FPGA的工作

基于ARM的可定制MCU可承擔(dān)FPGA的工作,如今的產(chǎn)品生命周期可能短至六個月，因此在這種情況下要想取得定制ASIC的低成本、低功耗和高性能優(yōu)勢幾乎是不可能的。定制ASIC的設(shè)計周期通常要一年左右，這通常要比終端產(chǎn)品的生命周期還要長。另外，標(biāo)準(zhǔn)單元ASIC還
關(guān)鍵字： ARM MCU FPGA

基于FPGA的DDFS與DDWS兩種實(shí)現(xiàn)方式

DDS(DirectDigitalFreqiaencySynthesizers)廣泛應(yīng)用于雷達(dá)系統(tǒng)、數(shù)字通信、電子對抗、電子測量等民...
關(guān)鍵字： DDFS DDWS FPGA

基于FPGA原型的GPS基帶驗(yàn)證系統(tǒng)設(shè)計與實(shí)現(xiàn)

隨著SoC設(shè)計復(fù)雜度的提高，驗(yàn)證所需時間已經(jīng)占到整個設(shè)計周期的70%以上，如何減少驗(yàn)證時間成為一個十分重要...
關(guān)鍵字： GPS 基帶驗(yàn)證系統(tǒng) FPGA SoC

FPGA與MCU/模擬技術(shù)整合提速

　　繼賽靈思今年年初發(fā)布了與ARM的合作計劃之后，Altera近日發(fā)布了與ARM、英特爾等的合作計劃，Actel則被模擬/混合信號公司Microsemi收購，這一系列事件都預(yù)示著在微控制器、模擬IC和FPGA領(lǐng)域正出現(xiàn)一些多層次的整合趨勢。針對這些整合趨勢，F(xiàn)PGA業(yè)內(nèi)的另一些企業(yè)如Lattice、SiliconBlue、Acrhonix、Quicklogic和InPa未來會如何? 　　
關(guān)鍵字： ARM FPGA MCU

英特爾也要跨足晶圓代工

　　英特爾將與臺積電可程序邏輯門陣列(FPGA)客戶Achronix簽訂22納米晶圓代工合約，這是英特爾首度跨足晶圓代工市場，市場解讀英特爾此舉挑戰(zhàn)臺積電晶圓代工龍頭地位意圖已十分明顯。　
關(guān)鍵字：英特爾晶圓代工 FPGA

基于FPGA的MC-CDMA基帶系統(tǒng)的實(shí)現(xiàn)

MIMO技術(shù)、多載波技術(shù)與鏈路自適應(yīng)技術(shù)是未來移動通信系統(tǒng)最值得關(guān)注的幾種物理層技術(shù)。MIMO技術(shù)在提高系統(tǒng)頻譜利用率方面性能卓越，多載波CDMA技術(shù)則能有效地對抗頻率選擇性衰落，將MIMO技術(shù)與MC-CDMA方案相結(jié)合，構(gòu)成空域復(fù)用MC-CDMA系統(tǒng)，將在很大程度上提高系統(tǒng)的性能和容量,更有效地提高信息傳輸速率,完成基于FPGA的空域復(fù)用 MIMO MC一CDMA系統(tǒng)的基帶信號處理平臺的設(shè)計與實(shí)現(xiàn)的任務(wù)[1]。本文采用硬件仿真模型模擬MIMO信道的方法，實(shí)現(xiàn)了對系統(tǒng)的聯(lián)合調(diào)試與功能驗(yàn)證，與軟件仿真結(jié)果進(jìn)
關(guān)鍵字： MC-CDMA FPGA 基帶系統(tǒng)

一種基于FPGA的RFID無線通信系統(tǒng)的實(shí)現(xiàn)

隨著計算機(jī)技術(shù)的迅速發(fā)展，電子信息技術(shù)越來越快地普及到各行各業(yè)的應(yīng)用中去。傳統(tǒng)的物流信息采集工作方...
關(guān)鍵字： RFID 無線通信 FPGA

基于FPGA的LED大屏幕控制系統(tǒng)的設(shè)計實(shí)現(xiàn)

相比于液晶顯示、投影顯示等其他大屏幕顯示技術(shù)，LED顯示技術(shù)有其獨(dú)特的優(yōu)越性：高亮度、寬可視角度、豐富...
關(guān)鍵字： LED大屏幕 FPGA 反γ校正 SDRAM

基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng)

CPLD是復(fù)雜的PLD，專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路...
關(guān)鍵字： CPLD MAX7000 數(shù)據(jù)采集 FPGA

共6419條 300/428 |‹ « 298 299 300 301 302 303 304 305 306 307 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細(xì) ]