dsp＋fpga 文章最新資訊

基于DSP的嵌入式TCP/IP協(xié)議的研究與實現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP TCP IP 協(xié)議

如何用DSP和FPGA構(gòu)建多普勒測量系統(tǒng)

隨著FPGA性能和容量的改進(jìn)，使用FPGA執(zhí)行DSP功能的做法變得越來越普遍。
關(guān)鍵字： FPGA DSP 多普勒測量系統(tǒng)

利用FPGA協(xié)處理提升無線子系統(tǒng)的性能

　　您可以顯著提高無線系統(tǒng)中信號處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。　　常見于無線應(yīng)用中這類處理包括有限沖激響應(yīng)(FIR)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構(gòu)提供多達(dá)512個并行嵌入式DSP乘法器，這些乘法器的工作頻率高于500MHz，最高可提供256 GMAC的DSP性能。　　將需要高速并行處理的工作卸載給FPGA，而將需要高速
關(guān)鍵字：信號處理 FPGA DSP

TMS320VC5502圖像傳輸系統(tǒng)的USB接口擴(kuò)展

　　0 引言　　一個典型的水下圖像傳輸系統(tǒng)采用DSP(數(shù)字信號處理器)作為實時圖像處理的核心單元，并用PC機(jī)建立良好的人機(jī)界面，以完成圖像的采集和顯示。因此，PC上位機(jī)與DSP間需進(jìn)行一種高效、快速的數(shù)據(jù)傳輸。目前PC機(jī)和DSP常采用RS-232串口通信方式實現(xiàn)數(shù)據(jù)交換，其通信協(xié)議簡單，但在大數(shù)據(jù)量的圖像信息傳輸中，很難滿足系統(tǒng)的實時性要求。此外，PC機(jī)本身串口資源也十分有限。而USB(通用串行總線)作為一種快速且有彈性的新式接口，可以滿足多數(shù)情況下大數(shù)據(jù)量實時交換的要求。　　本文提出一種基于US
關(guān)鍵字： TMS320VC5502 USB DSP

基于MAX+plusⅡ開發(fā)平臺的EDA設(shè)計方法

　　MAX + plus Ⅱ是美國Altera 公司的一種EDA 軟件,用于開發(fā)CPLD 和FPGA 進(jìn)行數(shù)字系統(tǒng)的設(shè)計。用圖形輸入方式和文本輸入方式設(shè)計了一模60 計數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計的一般方法和過程,揭示了其在數(shù)字系統(tǒng)中的重要作用。　　EDA ( Elect ronic Design Automation) 即電子設(shè)計自動化技術(shù),是指以計算機(jī)為基本工作平臺,把應(yīng)用電子技術(shù)、計算機(jī)技術(shù)、智能化技術(shù)融合在一個電子CAD 通用軟件包中,輔助進(jìn)行三方面的電子設(shè)計工作,即集成電路設(shè)計、電子電路設(shè)計以及
關(guān)鍵字： EDA FPGA

邊界掃描在帶DSP芯片數(shù)字電路板測試中的應(yīng)用

　　0 引言　　在現(xiàn)代雷達(dá)系統(tǒng)中，帶有DSP(數(shù)字信號處理器)芯片的數(shù)字電路板應(yīng)用很廣。DSP芯片基本支持IEEE 1149.1標(biāo)準(zhǔn)，并且在電路板中形成了邊界掃描鏈，支持邊界掃描測試。　　在DSP電路板中有這樣一類集成電路，它們屬于非邊界掃描器件，位于電路板邊緣連接器和由DSP芯片形成的邊界掃描鏈之間。這部分器件的功能測試難以進(jìn)行。首先，這些帶DSP的電路板有獨(dú)立的時序，所以不能單獨(dú)采用傳統(tǒng)的通過外部接口輸入測試矢量的方法進(jìn)行測試；其次，邊界掃描測試只能對與DSP芯片相連的引腳進(jìn)行互連測試，可檢測
關(guān)鍵字：邊界掃描 DSP

利用FPGA協(xié)處理器優(yōu)化高性能數(shù)字?jǐn)z像監(jiān)控系統(tǒng)

　　數(shù)字?jǐn)z像監(jiān)視系統(tǒng)現(xiàn)在具有更多的能力，是傳統(tǒng)模擬系統(tǒng)強(qiáng)有力的替代方案。除了提供先進(jìn)的壓縮技術(shù)，如MPEG-4和H.264，數(shù)字?jǐn)z像監(jiān)視系統(tǒng)現(xiàn)在配備了如圖像穩(wěn)定，全景攝像和視頻運(yùn)動檢測等算法。本文將討論這些新技術(shù)的優(yōu)點(diǎn)，和它們在用數(shù)字信號處理器（DSP）和FPGA協(xié)處理器平臺上的優(yōu)化實現(xiàn)。它將詳盡地闡述現(xiàn)代監(jiān)視系統(tǒng)的需求，這些系統(tǒng)中常用的算法和加快系統(tǒng)設(shè)計的開發(fā)平臺。　　商用攝像監(jiān)視系統(tǒng)的一般需求是支持一至八個攝像機(jī)，先進(jìn)的視頻壓縮如MPEG-4，Windows Media 9 H.264，低延遲編碼
關(guān)鍵字： FPGA 數(shù)字?jǐn)z像監(jiān)控系統(tǒng) DSP

基于DSP的多超聲測距數(shù)據(jù)采集處理系統(tǒng)

　　移動機(jī)器人要實現(xiàn)在未知和不確定環(huán)境下運(yùn)行，必須具備自動導(dǎo)航和避障功能。在移動機(jī)器人的導(dǎo)航系統(tǒng)中，傳感器起著舉足輕重的作用。視覺、激光、紅外、超聲傳感器等都在實際系統(tǒng)中得到了廣泛的應(yīng)用。其中，超聲波傳感器以其信息處理簡單、速度快和價格低，被廣泛用作移動機(jī)器人的測距傳感器，以實現(xiàn)避障、定位、環(huán)境建模和導(dǎo)航等功能。　　傳統(tǒng)的輪式移動機(jī)器人超聲數(shù)據(jù)采集系統(tǒng)大多采用單片機(jī)作為微處理器，以此來測量移動機(jī)器人到障礙物的距離，并將距離通過串口傳輸?shù)缴衔粰C(jī)。采用這種設(shè)計，系統(tǒng)制作簡單、成本低。但是，對于多超聲傳感器
關(guān)鍵字： DSP 數(shù)據(jù)采集

基于FPGA的USB2.0控制器設(shè)計

　　在視頻存儲和圖像寬帶領(lǐng)域中，經(jīng)常遇到實時高速數(shù)據(jù)傳輸?shù)囊蟆?000年4月，由Intel、Microsoft、NEC、Compaq、Lucent、Phillips等公司共同制訂的USB2.0（Universal Serial Bus）傳輸協(xié)議，其速度遠(yuǎn)遠(yuǎn)超過了目前使用IEEE1394接口進(jìn)行視頻傳輸?shù)?00Mbps，達(dá)到了480Mbps；而且具有即插即用的PnP（Plug And Play）、可進(jìn)行菊花鏈?zhǔn)降募壜?lián)（通過USB HUB進(jìn)行外圍擴(kuò)展）、可串連多達(dá)127個USB設(shè)備等優(yōu)點(diǎn)。應(yīng)用該協(xié)議可支持實
關(guān)鍵字： FPGA USB 控制器

基于DSP的新型彈載控制計算機(jī)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 彈載控制計算機(jī) 控制系統(tǒng)

DSP濾波器用于擴(kuò)展數(shù)字化儀器的性能

DSP在數(shù)字化測量系統(tǒng)中有多種功能獲得廣泛采用，它們可改善有限取樣率引起的頻率響應(yīng)、相位響應(yīng)、噪聲性能、帶寬擴(kuò)展等指標(biāo)。
關(guān)鍵字： DSP 濾波器數(shù)字化儀器

基于DSP的數(shù)字示波器用戶圖形化的開發(fā)

介紹了應(yīng)用在RIGOL DS1000系列數(shù)字示波器上的用戶圖形界面的實現(xiàn)，重點(diǎn)分析了用戶圖形界面（GUI）的設(shè)計思路，并簡單介紹了軟件設(shè)計結(jié)構(gòu)和流程
關(guān)鍵字：圖形開發(fā) 用戶示波器 DSP 數(shù)字基于

DSP處理器與FLASH存儲器的接口設(shè)計

DSP與FLASH存儲器的接口設(shè)計是嵌入式系統(tǒng)設(shè)計的一項重要技術(shù)，本文以基于三個C6201／C6701 DSP芯片開發(fā)成功的嵌入式并行圖像處理實時系統(tǒng)為例，介紹這一設(shè)計技術(shù)。
關(guān)鍵字： FLASH DSP 處理器存儲器

AES加密算法的一種優(yōu)化的FPGA實現(xiàn)方法

本文介紹AES加密算法的一種FPGA實現(xiàn)的方法以及對其加密速度的優(yōu)化處理技巧。
關(guān)鍵字： FPGA AES 加密算法實現(xiàn)方法

功率與性能：DSP設(shè)計面臨的終極挑戰(zhàn)

　　多年來，數(shù)字信號處理器 (DSP) 設(shè)計人員一直在應(yīng)付這樣一項艱難的工作：提供占用空間小的高性能芯片，而且要不影響靈活性和軟件的可編程能力。　　由于新的應(yīng)用程序發(fā)展速度驚人，提供的 DSP 必須在功率、性能和使用壽命上跟上這種速度，應(yīng)對當(dāng)前面臨的挑戰(zhàn)，并準(zhǔn)備好應(yīng)對未來的應(yīng)用。這些高性能多核心 DSP被越來越多地應(yīng)用在電信接入、改進(jìn)數(shù)據(jù)率GSM服務(wù)(EDGE)和基礎(chǔ)設(shè)施設(shè)備領(lǐng)域，用來處理語音、視頻和無線電信號。　　以前，電信設(shè)備制造商使用專用的 ASIC 或 DSP-ASIC 組合來達(dá)到自己的目
關(guān)鍵字： DSP CMOS MAC HVT SVT 能效優(yōu)化邏輯切換優(yōu)化