首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

dsp＋fpga 文章 最新資訊

TMS320C6713B DSP的外部FLASH引導(dǎo)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： TMS320C6713B  DSP  Flash  

FPGA和ARM的Profibus-DP主站通信平臺設(shè)計

  • 摘要：提出一個使用FPGA和ARM微控制器實(shí)現(xiàn)Profibus-DP主站(1類)通信平臺的解決方案；解析了Profibus-DP通信協(xié)議，重點(diǎn)是令牌輪轉(zhuǎn)協(xié)議；給出了該主站通信平臺的系統(tǒng)構(gòu)建。該通信平臺可以獨(dú)立實(shí)現(xiàn)Profibus-DP主站(1類)
  • 關(guān)鍵字： Profibus-DP  FPGA  ARM  通信    

基于FPGA的偽隨機(jī)序列發(fā)生器設(shè)計

  • 摘要：討論了應(yīng)用移位寄存器在Ahera的FPGA芯片中實(shí)現(xiàn)線性和非線性偽隨機(jī)序列的方法，該算法基于m序列本原多項式來獲得線性m序列和非線性m子序列移位寄存器的反饋邏輯式。文中給出了以Altera的QuartusⅡ?yàn)殚_發(fā)平臺，并
  • 關(guān)鍵字： FPGA  偽隨機(jī)序列  發(fā)生器    

FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應(yīng)用

  • 摘要：給出了以FPGA為核心邏輯控制模塊的高性能數(shù)據(jù)采集系統(tǒng)的設(shè)計方法，并在QuartusII8．0集成環(huán)境中進(jìn)行軟件設(shè)計和系統(tǒng)仿真，最后給出了新型緩存系統(tǒng)中主要功能模塊的仿真圖形。
    關(guān)鍵詞：FPGA；高速；數(shù)據(jù)采集；緩
  • 關(guān)鍵字： FPGA  芯片  高速數(shù)據(jù)  采集    

基于DSP和Modbus總線的智能斷路器控制器設(shè)計

  • 結(jié)合智能斷路器組網(wǎng)應(yīng)用的需求，闡述了Modbus總線智能斷路器的軟硬件設(shè)計和實(shí)現(xiàn)。智能控制器采用Modbus通信協(xié)議實(shí)現(xiàn)網(wǎng)絡(luò)互聯(lián)，與上位監(jiān)控計算機(jī)實(shí)現(xiàn)網(wǎng)絡(luò)控制。實(shí)驗(yàn)表明，系統(tǒng)可靠性高、實(shí)時性好，具有廣闊的應(yīng)用前景。
  • 關(guān)鍵字： 斷路器  控制器  設(shè)計  智能  總線  DSP  Modbus  基于  通信協(xié)議  

基于Simulink的數(shù)據(jù)鏈系統(tǒng)仿真及性能分析

  • 未來戰(zhàn)場必是網(wǎng)絡(luò)中心戰(zhàn)格局下的系統(tǒng)一體化作戰(zhàn)，用于制導(dǎo)的武器數(shù)據(jù)鏈?zhǔn)瞧渲兄匾画h(huán)。通常武器數(shù)據(jù)鏈用...
  • 關(guān)鍵字： Simulink  數(shù)據(jù)鏈系統(tǒng)  仿真  FPGA  

基于FPGA+DSP的雷達(dá)回波發(fā)生器設(shè)計

  • 雷達(dá)回波發(fā)生器利用現(xiàn)代仿真技術(shù)生成蘊(yùn)含雷達(dá)目標(biāo)和環(huán)境信息的模擬雷達(dá)信號，用來對雷達(dá)系統(tǒng)進(jìn)行性能測試和評估。根據(jù)通用性、靈活性要求，提出了一種基于DSP+FPGA的雷達(dá)回波發(fā)生器的設(shè)計方法；簡要介紹了設(shè)計思想，詳細(xì)闡述了系統(tǒng)的硬件組成和軟件設(shè)計，并給出了測試結(jié)果并總結(jié)了該雷達(dá)回波發(fā)生器的一些優(yōu)點(diǎn)。
  • 關(guān)鍵字： FPGA  DSP  雷達(dá)回波  發(fā)生器    

基于DSP的PDF417快速解碼終端的設(shè)計與實(shí)現(xiàn)

  • 基于DSP的PDF417快速解碼終端的設(shè)計與實(shí)現(xiàn),設(shè)計并實(shí)現(xiàn)了一種基于DSP平臺的PDF417條碼快速解碼終端。該終端能對攝像頭采集的含有PDF417條碼的圖像進(jìn)行復(fù)雜背景下條碼區(qū)域提取、條碼畸變校正等條碼圖像預(yù)處理，實(shí)現(xiàn)了復(fù)雜背景和不均勻光照條件下條碼的全方位快速讀取。
  • 關(guān)鍵字： 終端  設(shè)計  實(shí)現(xiàn)  解碼  快速  DSP  PDF417  基于  

基于DSP的CAN總線系統(tǒng)設(shè)計與實(shí)現(xiàn)

  • 基于DSP的CAN總線系統(tǒng)設(shè)計與實(shí)現(xiàn),摘要：介紹了基于DSP的CAN控制器的設(shè)計及應(yīng)用方法，利用該方法可以在波特率高達(dá)lMb／s的條件下穩(wěn)定、可靠地傳輸數(shù)據(jù)，而且延遲時間很少。實(shí)驗(yàn)證明，利用TMS320F2812內(nèi)嵌的CAN模塊來構(gòu)成的硬件電路和軟件設(shè)計十分簡單
  • 關(guān)鍵字： 設(shè)計  實(shí)現(xiàn)  系統(tǒng)  總線  DSP  CAN  基于  

ISPl362在基于FPGA的紅外成像系統(tǒng)中的應(yīng)用

  • 摘要：ISPl362是飛利浦推出的一款USB可編程控制芯片，其內(nèi)部集成了一個高級主控制器，一個外設(shè)控制器，主機(jī)和設(shè)備控制器兼容USB 2．O協(xié)議，支持12 Mb／s的全速傳輸和1．5 Mb／s的低速傳輸；芯片有三種工作模式，即主
  • 關(guān)鍵字： ISPl  FPGA  362  紅外成像系統(tǒng)    

一種基于FPGA的可編程電壓源系統(tǒng)設(shè)計

  • 0引言可編程電源指某些功能或參數(shù)可以通過計算機(jī)軟件編程進(jìn)行控制的電源?？删幊屉娫吹膶?shí)現(xiàn)方法...
  • 關(guān)鍵字： FPGA  可編程電壓源  設(shè)計  Cyclone  

Altera量產(chǎn)發(fā)售低成本低功耗Cyclone IV FPGA

  • 　　Altera公司今天宣布，開始批量發(fā)售Cyclone® IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV FPGA設(shè)計用于無線、固網(wǎng)、廣播、工業(yè)和消費(fèi)類市場等低成本、小型封裝應(yīng)用。與前一代Cyclone產(chǎn)品相比，這些器件前所未有的同時實(shí)現(xiàn)了低成本和高性能，功耗降低25%，滿足了大批量低成本串行協(xié)議解決方案的需求。 　　Altera器件市場資深總監(jiān)Luanne Schirrmeister評論說：“我們比競爭產(chǎn)品
  • 關(guān)鍵字： Altera  FPGA  Cyclone  開發(fā)套件  

基于FPGA的TDI-CCD時序電路設(shè)計

  • 摘要：介紹TDI-CCD的特點(diǎn)、工作原理，根據(jù)項目所使用的TDI-CCD的使用要求，設(shè)計一種基于Altera公司的現(xiàn)場可編程門陣列(FPGA)EP3C-25Q240的TDI-CCD驅(qū)動時序電路，驅(qū)動時序使用VHDL語言編寫，在QuartusⅡ平臺上進(jìn)行時序
  • 關(guān)鍵字： TDI-CCD  FPGA  時序  電路設(shè)計    

基于H．264視頻編解碼DSP實(shí)現(xiàn)與優(yōu)化

  • 基于H．264視頻編解碼DSP實(shí)現(xiàn)與優(yōu)化,摘要：H．264是最新的視頻編碼國際標(biāo)準(zhǔn)，是圖像通信研究領(lǐng)域的熱點(diǎn)問題之一，利用高性能數(shù)字信號處理器來實(shí)現(xiàn)H．264：實(shí)時編解碼是一種快速有效的方法，有助于H．264視頻標(biāo)準(zhǔn)的迅速推廣和應(yīng)用。TI公司生產(chǎn)的DM64X系列
  • 關(guān)鍵字： 實(shí)現(xiàn)  優(yōu)化  DSP  解碼  視頻  基于  

基于FPGA快速A 律壓縮編碼的設(shè)計與實(shí)現(xiàn)

  • 摘要:本文針對A律13折線法的算法特點(diǎn)，提出一種并行數(shù)據(jù)處理算法，實(shí)現(xiàn)了編碼的流水線操作。運(yùn)用VHDL語言將其在FPGA中實(shí)現(xiàn)，借助quartus II6.0平臺進(jìn)行驗(yàn)證，并對驗(yàn)證結(jié)果進(jìn)行分析，評估了系統(tǒng)的性能，證實(shí)了該算法的
  • 關(guān)鍵字： FPGA  壓縮編碼    
共9913條 463/661 |‹ « 461 462 463 464 465 466 467 468 469 470 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473