dsp＋fpga 文章最新資訊

基于FPGA的MIII總線與RS422通信協(xié)議轉(zhuǎn)換板的設(shè)計(jì)

引言機(jī)載數(shù)據(jù)總線在飛機(jī)上的地位非常重要。機(jī)載總線轉(zhuǎn)換板則是為計(jì)算機(jī)與機(jī)載設(shè)備之間的連接提供的硬件基...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

G.723.1算法在DSP上的優(yōu)化

微計(jì)算機(jī)信息王偉黃俊恒1引言G.723.1是刪組織于1996年推出的一種低碼率的語(yǔ)音編碼算法標(biāo)準(zhǔn)，也是目前該組...
關(guān)鍵字： DSP公司 dsp開發(fā)板 dsp教程工業(yè)控制網(wǎng)絡(luò)通信多媒體處理數(shù)字信號(hào)處理 DSP

FPGA設(shè)計(jì)工具淺談

作為一個(gè)負(fù)責(zé)FPGA企業(yè)市場(chǎng)營(yíng)銷團(tuán)隊(duì)工作的人，我不得不說(shuō)，由于在工藝技術(shù)方面的顯著成就以及硅芯片設(shè)計(jì)領(lǐng)域的獨(dú)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

FPGA硬件電路的調(diào)試

FPGA硬件電路的調(diào)試在調(diào)試FPGA電路時(shí)要遵循必須的原則和技巧，才能降低調(diào)試時(shí)間，防止誤操作損壞電路。通常情...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

基于DSP 的特定消諧脈寬調(diào)制波的實(shí)現(xiàn)

基于DSP 的特定消諧脈寬調(diào)制波的實(shí)現(xiàn),摘要:特定諧波消除是一種以消除某些特定諧波為目的的優(yōu)化脈寬調(diào)制方法。與其它脈寬調(diào)制技術(shù)相比，具有消諧性好，輸出波形質(zhì)量高，電力電子器件開關(guān)頻率低，開關(guān)損耗小，電壓利用率高等特點(diǎn)。本文主要討論利用DSP 芯片
關(guān)鍵字：實(shí)現(xiàn) 調(diào)制特定 DSP 基于

基于TMS320LF2407A和AT89S52三相異步電機(jī)雙閉環(huán)調(diào)速控制系統(tǒng)設(shè)計(jì)

摘要：針對(duì)某裝備中三相交流異步電機(jī)調(diào)速的要求，以TMS320LF2407A和AT89S52為核心采用磁場(chǎng)定向控制策略設(shè)計(jì)了一電流、轉(zhuǎn)速雙閉環(huán)調(diào)速控制系統(tǒng)，給出了硬件原理框圖、關(guān)鍵器件、設(shè)計(jì)思想和程序流程圖。實(shí)驗(yàn)結(jié)果表明，
關(guān)鍵字： DSP 控制電路

基于DSP的車輛狀態(tài)視頻檢測(cè)系統(tǒng)

基于DSP的車輛狀態(tài)視頻檢測(cè)系統(tǒng),摘要：論述了視頻檢測(cè)在智能交通領(lǐng)域的應(yīng)用，分析了目前交通信號(hào)機(jī)系統(tǒng)存在的不足。提出了以TMS320F2812為核心的視頻圖像運(yùn)動(dòng)目標(biāo)檢測(cè)方案，并進(jìn)行了方案的同步信號(hào)分離電路、系統(tǒng)總體結(jié)構(gòu)設(shè)計(jì)，以及信號(hào)采樣和數(shù)據(jù)處
關(guān)鍵字： DSP 視頻數(shù)據(jù)

TMS320C641X系列DSP引導(dǎo)方法研究

TMS320C641X系列DSP引導(dǎo)方法研究, 摘要：在進(jìn)行DSP產(chǎn)品化設(shè)計(jì)時(shí)，BootLoader是一項(xiàng)關(guān)鍵技術(shù)。為了更好地解決數(shù)字信號(hào)處理器應(yīng)用程序的加載問題，以TI公司641X系列DSP為例，詳細(xì)論述了DSP的兩種引導(dǎo)方法：ROM引導(dǎo)和主機(jī)HPI引導(dǎo)，包括二次代碼編寫、存
關(guān)鍵字： DSP

FIR濾波器的FPGA實(shí)現(xiàn)方法

為了給實(shí)際應(yīng)用中選擇合適FIR濾波器的FPGA實(shí)現(xiàn)結(jié)構(gòu)提供參考，首先從FIR數(shù)字濾波器的基本原理出發(fā)，分析了FIR濾波器的結(jié)構(gòu)特點(diǎn)，然后分別介紹了基于FPGA的FIR濾波器的串行、并行、轉(zhuǎn)置型、FFT型和分布式結(jié)構(gòu)型的實(shí)現(xiàn)方法，對(duì)于各種實(shí)現(xiàn)的結(jié)構(gòu)做了分析、比較以及優(yōu)化處理，特別是對(duì)基于FFT的FIR濾波器與傳統(tǒng)卷積結(jié)構(gòu)進(jìn)行了精確的數(shù)值計(jì)算比較，最后得出滿足于低階或高階的各種FIR濾波器實(shí)現(xiàn)結(jié)構(gòu)的適用范圍及其優(yōu)缺點(diǎn)，并針對(duì)實(shí)際工程應(yīng)用提出了下一步需解決的問題。
關(guān)鍵字： FPGA FIR 濾波器實(shí)現(xiàn)方法

基于FPGA的24×24位低功耗乘法器的設(shè)計(jì)

通過對(duì)現(xiàn)有編碼算法的改進(jìn)，提出一種新的編碼算法，它降低功耗的方法是通過減少部分積的數(shù)量來(lái)實(shí)現(xiàn)的。因?yàn)槌朔ㄆ鞯倪\(yùn)算主要是部分積的相加，因此，減少部分積的數(shù)量可以降低乘法器中加法器的數(shù)量，從而實(shí)現(xiàn)功耗的減低。在部分積的累加過程中．又對(duì)用到的傳統(tǒng)全加器和半加器進(jìn)行了必要的改進(jìn)，避免了CMOS輸入信號(hào)不必要的翻轉(zhuǎn)，從而降低了乘法器的動(dòng)態(tài)功耗。通過在Altera公司的FPGA芯片EP2CTOF896C中進(jìn)行功耗測(cè)試，給出了測(cè)試結(jié)果，并與現(xiàn)有的兩種編碼算法進(jìn)行了比較。功耗分別降低3．5％和8．4％。
關(guān)鍵字： FPGA 24位低功耗乘法器

CEVA DSP的內(nèi)核蜂窩基帶處理器出貨量超越高通

CEVA公司宣布，其DSP架構(gòu)已成為蜂窩基帶處理器部署的領(lǐng)先DSP架構(gòu)。由CEVADSP內(nèi)核助力的蜂窩基帶處理器的出貨...
關(guān)鍵字： CEVA DSP 蜂窩基帶處理器高通德州儀器

先進(jìn)的調(diào)制和RF傳輸從實(shí)驗(yàn)室走向現(xiàn)實(shí)應(yīng)用

在近日舉行的IEEE射頻無(wú)線會(huì)議上，眾多發(fā)言人紛紛表示：先進(jìn)的調(diào)制和RF傳輸機(jī)制正在迅速走出實(shí)驗(yàn)室，進(jìn)入現(xiàn)實(shí)問題...
關(guān)鍵字： RF 射頻調(diào)制 UWB Wi-Fi WiMAX WLAN DSP 混頻器

基于FPGA的多時(shí)鐘片上網(wǎng)絡(luò)設(shè)計(jì)

本文介紹了一個(gè)基于FPGA 的高效率多時(shí)鐘的虛擬直通路由器，通過優(yōu)化中央仲裁器和交叉點(diǎn)矩陣，以爭(zhēng)取較小面積和更高的性能。同時(shí)，擴(kuò)展路由器運(yùn)作在獨(dú)立頻率的多時(shí)鐘NoC 架構(gòu)中，并在一個(gè)3×3Mesh 的架構(gòu)下實(shí)驗(yàn)，分析其性能特點(diǎn)，比較得出多時(shí)鐘片上網(wǎng)絡(luò)具有更高的性能。
關(guān)鍵字： FPGA 多時(shí)鐘片上網(wǎng)絡(luò)

基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)

針對(duì)使用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設(shè)計(jì)工具的數(shù)字信號(hào)處理器設(shè)計(jì)方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設(shè)計(jì)流程，設(shè)計(jì)了一個(gè)12階FIR低通數(shù)字濾波器，通過Quaxtus時(shí)序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測(cè)試對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。結(jié)果表明，所設(shè)計(jì)的FIR濾波器功能正確，性能良好。
關(guān)鍵字： Builder FPGA DSP 數(shù)字信號(hào)處理器

采用MAX II器件實(shí)現(xiàn)FPGA設(shè)計(jì)安全解決方案

　本文提供的解決方案可防止FPGA設(shè)計(jì)被拷貝，即使配置比特流被捕獲，也可以保證FPGA設(shè)計(jì)的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前，禁止用戶設(shè)計(jì)功能來(lái)實(shí)現(xiàn)這種安全性。選用MAX II器件來(lái)產(chǎn)生握手令牌，這是因?yàn)樵撈骷哂蟹且资裕P(guān)電時(shí)可保持配置數(shù)據(jù)。而且，對(duì)于這種應(yīng)用，MAX II器件是最具成本效益的CPLD。本文還介紹了采用這種方案的一個(gè)參考設(shè)計(jì)。
關(guān)鍵字： FPGA MAX 器件方案