dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

一種提高微顯示器顯示分辨率的動(dòng)態(tài)子像素組合方法及FPGA實(shí)現(xiàn)

　　胡子輝，黃嵩人，陳奕星（1.湘潭大學(xué)物理與光電學(xué)院，湖南省，湘潭市，411105；2.南京芯視元電子有限公司?南京市）　　摘?要：增強(qiáng)現(xiàn)實(shí)（AR）技術(shù)是一種將虛擬信息與真實(shí)世界巧妙融合的技術(shù)，被視為智能手機(jī)之后的下一代終端形態(tài)。增強(qiáng)現(xiàn)實(shí)其中的一個(gè)關(guān)鍵技術(shù)就是微顯示技術(shù)，目前微顯示技術(shù)發(fā)展的瓶頸在于如何使顯示芯片尺寸做小而分辨率做高。本文提出了一種提高顯示分辨率的動(dòng)態(tài)子像素組合方法，并在現(xiàn)場(chǎng)可編程邏輯門(mén)陣列（FPGA）上實(shí)現(xiàn)電路。通過(guò)對(duì)原圖像進(jìn)行數(shù)據(jù)處理，將一幀原圖像分成跟顯示屏物理分辨率一致的四個(gè)子幀
關(guān)鍵字： 202005 增強(qiáng)現(xiàn)實(shí) 微顯示分辨率 FPGA

實(shí)測(cè)！AlexNet卷積核在FPGA占90%資源仍跑750MHz 算力達(dá)288萬(wàn)張圖像/秒

本文將重點(diǎn)描述基于AlexNet的2D卷積核的實(shí)例應(yīng)用。
關(guān)鍵字： MLP FPGA

BittWare推出新型TeraBox FPGA加速邊緣服務(wù)器

近日，?Molex旗下BittWare 公司?是企業(yè)級(jí) FPGA 加速器產(chǎn)品領(lǐng)域一家領(lǐng)先的供應(yīng)商，現(xiàn)推出全新的 TeraBox? 200DE 邊緣服務(wù)器。TeraBox 服務(wù)器產(chǎn)品系列是專(zhuān)為數(shù)據(jù)中心提供的領(lǐng)先產(chǎn)品，而TeraBox 200DE 是構(gòu)建在此成功基礎(chǔ)之上另一創(chuàng)新，實(shí)現(xiàn)了世界一流的FPGA加速功能，可部署在邊緣應(yīng)用所需的更具挑戰(zhàn)性的惡劣環(huán)境之下。200DE是一種小體積的 2U 短深服務(wù)器，以新型的戴爾 PowerEdge? XE2420 為基礎(chǔ)?？梢蕴畛湟幌盗械?BittWa
關(guān)鍵字：加速器 FPGA

CEVA發(fā)布業(yè)界首個(gè)高性能傳感器中樞DSP架構(gòu)

● SensPro?系列用作傳感器中樞，處理和融合來(lái)自多個(gè)傳感器(包括攝像頭、雷達(dá)、LiDAR、飛行時(shí)間、麥克風(fēng)和慣性測(cè)量單元)的數(shù)據(jù)● 高度可配置且獨(dú)立的體系結(jié)構(gòu)，浮點(diǎn)和整數(shù)數(shù)據(jù)的標(biāo)量計(jì)算和并行計(jì)算能力，深度學(xué)習(xí)訓(xùn)練和推理支持CEVA，全球領(lǐng)先的無(wú)線(xiàn)連接和智能傳感技術(shù)的授權(quán)許可廠(chǎng)商發(fā)布業(yè)界首個(gè)高性能傳感器中樞DSP架構(gòu)SensPro?，設(shè)計(jì)用于處理情境感知設(shè)備中的多種傳感器處理和融合工作負(fù)載。SensPro專(zhuān)用處理器可以滿(mǎn)足業(yè)界對(duì)高效處理日益增多的各類(lèi)傳感
關(guān)鍵字： DSP 傳感器

電源中的數(shù)字控制為工業(yè)4.0和物聯(lián)網(wǎng)應(yīng)用增添價(jià)值

摘要具有數(shù)字控制的電源在設(shè)備和系統(tǒng)級(jí)別上有許多好處。電源性能可以在安裝和運(yùn)行中動(dòng)態(tài)優(yōu)化應(yīng)用，更廣泛的系統(tǒng)控制和監(jiān)測(cè)電源特性以實(shí)現(xiàn)高效集成?！盎ヂ?lián)”制造業(yè)，如工業(yè)4.0或“第四次工業(yè)革命”，尤其受益于物聯(lián)網(wǎng)（IoT）。本文解釋了電源中的數(shù)字控制是什么，以及獨(dú)立和連接應(yīng)用程序中提供的好處。背景電源中的數(shù)字控制可能意味著不同的事情，從簡(jiǎn)單的狀態(tài)/警報(bào)數(shù)字信號(hào)和傳統(tǒng)模擬控制器的開(kāi)/關(guān)控制，通過(guò)簡(jiǎn)單的微控制器添加更復(fù)雜的功能，一直到用數(shù)字信號(hào)處理器（DSP）完全實(shí)現(xiàn)反饋回路補(bǔ)償。最新技術(shù)允許在開(kāi)發(fā)和調(diào)試期間靈活配置
關(guān)鍵字： DSP GUI

CEVA宣布DSP和語(yǔ)音神經(jīng)網(wǎng)絡(luò)集成TensorFlow Lite for Microcontrollers

●? ?用于定制語(yǔ)音喚醒命令的WhisPro?語(yǔ)音識(shí)別軟件現(xiàn)可用開(kāi)源TensorFlow Lite for Microcontrollers，在邊緣設(shè)備實(shí)施機(jī)器學(xué)習(xí)●? ?來(lái)自谷歌的TensorFlow Lite for Microcontrollers經(jīng)過(guò)優(yōu)化用于CEVA-BX DSP內(nèi)核，以加速低功耗AI在會(huì)話(huà)和情境感知應(yīng)用領(lǐng)域的使用CEVA，全球領(lǐng)先的無(wú)線(xiàn)連接和智能傳感技術(shù)的授權(quán)許可廠(chǎng)商(NASDAQ：CEVA)宣布其?CEVA-BX DSP&nbs
關(guān)鍵字：集成 DSP

賽靈思攜手 Nimbix 與三星提速云應(yīng)用

現(xiàn)代數(shù)據(jù)中心成功的要訣是：大規(guī)模提供尖端加速計(jì)算平臺(tái)，從而使世界各地的開(kāi)發(fā)者與解決方案提供商都能被覆蓋到。在過(guò)去十年里，云計(jì)算已運(yùn)用并行計(jì)算來(lái)提高性能，這種方法需要將求解過(guò)程分解成多個(gè)并行任務(wù)，以充分利用所有計(jì)算單元。以GPU 為代表的并行計(jì)算加速器，其中含有多達(dá) 2,000 個(gè)計(jì)算單元。我們不妨將它想象成一個(gè)塞滿(mǎn)小黃人的小型棒球場(chǎng)，每個(gè)小黃人代表 100 萬(wàn)個(gè)邏輯門(mén)。一旦出現(xiàn)某個(gè)問(wèn)題不支持所有小黃人同時(shí)并行工作完成求解，諸如 GPU 這樣的并行計(jì)算加速器就會(huì)面臨嚴(yán)重的性能局限。的確，一些類(lèi)型的問(wèn)題非常適
關(guān)鍵字： FPGA GPU

基于LabVIEW FPGA的數(shù)據(jù)傳輸技術(shù)

代華斌，秦占陽(yáng) (中國(guó)科學(xué)院?西安光學(xué)精密機(jī)械研究所，陜西?西安?710075)摘? 要：數(shù)據(jù)傳輸就是依照適當(dāng)?shù)囊?guī)程，經(jīng)過(guò)一條或多條鏈路，在數(shù)據(jù)源和數(shù)據(jù)宿之間傳送數(shù)據(jù)的過(guò)程。也表示借助信道上的信號(hào)將數(shù)據(jù)從一處送往另一處的操作?；贚abVIEW FPGA數(shù)據(jù)傳輸技術(shù)是基于網(wǎng)絡(luò)傳輸?shù)囊?種，它具有TCP傳輸和UDP傳輸兩種方式，為了保證傳輸過(guò)程中不產(chǎn)生數(shù)據(jù)丟失，本文通過(guò)重新構(gòu)造數(shù)據(jù)類(lèi)型并通過(guò)打包與接包的方式進(jìn)行數(shù)據(jù)交換，保證了數(shù)據(jù)在高速采樣條件下的連續(xù)性與穩(wěn)定性，為底層FPGA硬件向上位機(jī)數(shù)據(jù)交換提供
關(guān)鍵字： 202004 FPGA abview TCP/IP UDP 數(shù)據(jù)復(fù)用

FPGA及IP在邊緣智能中的機(jī)會(huì)

　　Bob?Siller?（Achronix公司?產(chǎn)品營(yíng)銷(xiāo)總監(jiān)）　　1 FPGA助力智能物聯(lián)網(wǎng)　　多種AI應(yīng)用需要不斷加速，包括：視頻、圖像和語(yǔ)音識(shí)別；數(shù)據(jù)壓縮；加密與解密；自然語(yǔ)言處理；工業(yè)物聯(lián)網(wǎng)；汽車(chē)駕駛員輔助系統(tǒng)；低延遲邊緣推理；智能網(wǎng)卡和服務(wù)器加速?！　≡谶@些應(yīng)用中，我們看到對(duì)性能的需求日益增長(zhǎng)，從而產(chǎn)生了許多全新的、創(chuàng)新的系統(tǒng)架構(gòu)。業(yè)界對(duì)硬件加速平臺(tái)的需求不斷增加，以釋放CPU周期，從而提供更好的系統(tǒng)總體擁有成本。微軟、谷歌、亞馬遜、蘋(píng)果和特斯拉等終端設(shè)備制造商已開(kāi)始為其特定的AI應(yīng)用工作負(fù)載開(kāi)
關(guān)鍵字： 202004 FPGA 智能物聯(lián)網(wǎng) AI

用FPGA實(shí)現(xiàn)海量智能互聯(lián)應(yīng)用

　　邊立劍?（上海安路信息科技公司?人工智能事業(yè)部?總監(jiān))　　1 基于FPGA的可編程計(jì)算越來(lái)越有用武之地　　安路科技一直關(guān)注智能物聯(lián)網(wǎng)的應(yīng)用，從“智能”和發(fā)展的眼光看待這些海量應(yīng)用。從高科技產(chǎn)業(yè)過(guò)往的發(fā)展軌跡來(lái)看，幾乎可以斷言，物聯(lián)網(wǎng)的智能終端將會(huì)從簡(jiǎn)單的數(shù)據(jù)采集功能發(fā)展到智能數(shù)據(jù)處理，目標(biāo)識(shí)別，智能計(jì)算和智能數(shù)據(jù)分析，壓縮和傳輸。智能網(wǎng)關(guān)、路由也會(huì)變得越來(lái)越強(qiáng)大?！　‘吘梗诮K端數(shù)據(jù)爆炸式發(fā)展的今天，一味依賴(lài)云計(jì)算的互聯(lián)網(wǎng)+時(shí)代已經(jīng)過(guò)去，5G和云端服務(wù)器不是萬(wàn)能的，其數(shù)據(jù)傳輸和處理的能力終究還是有極限
關(guān)鍵字： 202004 安路科技 FPGA AI算法

米爾PYNQ開(kāi)發(fā)板來(lái)了

PYNQ全稱(chēng)為Python Productivity for Zynq，即在Zynq全可編程ARM&FPGA融合處理架構(gòu)的基礎(chǔ)上，添加了對(duì)Python的支持。
關(guān)鍵字： ADAS FPGA

STMicroelectronics STM32L5超低功耗MCU在貿(mào)澤開(kāi)售

專(zhuān)注于引入新品并提供海量庫(kù)存的電子元器件分銷(xiāo)商貿(mào)澤電子 (Mouser Electronics)?近日起將開(kāi)始備貨?STMicroelectronics (ST) 的?STM32L5?超低功耗微控制器。STM32L5系列采用集成Arm TrustZone? 硬件安全技術(shù)的Arm? Cortex?-M33內(nèi)核，并具有一組保護(hù)功能和嵌入式高速存儲(chǔ)器，性能高，功耗低。貿(mào)澤電子備貨的?STM32L5?微控制器采用以Arm TrustZone為基礎(chǔ)并支持A
關(guān)鍵字： DSP ST

CEVA發(fā)布世界上功能最強(qiáng)大的DSP架構(gòu)

l 第四代 CEVA-XC架構(gòu)可提供1,600 GOPS的最高性能、創(chuàng)新的動(dòng)態(tài)多線(xiàn)程和先進(jìn)流水線(xiàn)，并且在7nm下實(shí)現(xiàn)1.8GHz主頻l CEVA-XC16 DSP是首個(gè)基于第四代 CEVA-XC架構(gòu)的處理器，瞄準(zhǔn)5G智能無(wú)線(xiàn)電接入網(wǎng)絡(luò)(RAN)和企業(yè)接入點(diǎn)應(yīng)用，可將峰值性能提高2.5倍CEVA，全球領(lǐng)先的智能和互聯(lián)設(shè)備信號(hào)處理平臺(tái)和人工智能處理器 IP 的授權(quán)許可廠(chǎng)商近日，宣布推出世界上功能最強(qiáng)大的DSP架構(gòu)Gen4 CEVA-XC。這款全新架構(gòu)
關(guān)鍵字： DSP RAN

賽靈思發(fā)布史上最強(qiáng)ACAP芯片：7nm、還有PCIe 5.0

2018年10月16日,FPGA大廠(chǎng)賽靈思(Xilinx)在北京的“Xilinx開(kāi)發(fā)者大會(huì) ”(XDF)上,發(fā)布了全球首款自適應(yīng)計(jì)算加速平臺(tái)(ACAP)芯片系列Versal,并發(fā)布了AI Core系列和Prime系列。去年,這兩個(gè)系列產(chǎn)品也已經(jīng)成功推向了市場(chǎng)。今天(3月11日),賽靈思舉行線(xiàn)上發(fā)布會(huì),正式推出了Versal ACAP產(chǎn)品組合的第三大產(chǎn)品系列—— Versal Premium。賽靈思認(rèn)為,隨著來(lái)自多元化應(yīng)用和工作負(fù)載(比如智能設(shè)備、視頻流、物聯(lián)網(wǎng)、企業(yè)等)的數(shù)據(jù)爆炸性增長(zhǎng),這也使得核心網(wǎng)正面
關(guān)鍵字： 7nm FPGA 賽靈思 PCIe 5.0

如何在數(shù)據(jù)中心部署深維FPGA+CPU圖像處理解決方案

實(shí)現(xiàn)了技術(shù)方面的突破，那么要如何與生產(chǎn)環(huán)境集成呢？如何在實(shí)際的業(yè)務(wù)體系中實(shí)現(xiàn)對(duì)FPGA優(yōu)勢(shì)更好的應(yīng)用？實(shí)際部署是其中最值得探討與研究的方向。對(duì)此，深維科技進(jìn)行了一系列的探索與嘗試，形成了以下幾種方案。
關(guān)鍵字： FPGA OBS