首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

dsp＋fpga 文章 最新資訊

基于FPGA的自動門控制設(shè)計

  • 引 言門和人類文明是孿生的，它伴隨著人類文明的發(fā)展而躍動。21 世紀(jì)的今天，門更加突出了安全理念，強調(diào)了有效性：有效地防范、通行、疏散，同時還突出了建筑藝術(shù)的理念，強調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、和諧
  • 關(guān)鍵字： FPGA  自動門  控制設(shè)計    

基于FPGA的ARM圖像縮放器的實現(xiàn)

  • ARM是目前全球最大的嵌入式芯片技術(shù)的IP提供商，其所擁有的IP已經(jīng)成為眾多芯片設(shè)計公司采納的一種技術(shù)標(biāo)準(zhǔn)和開發(fā)平臺。所以基于ARM 內(nèi)核的SoC已經(jīng)成為嵌入式處理器的開發(fā)重點，可通過ARM實現(xiàn)LCD控制器來完成對嵌入式
  • 關(guān)鍵字： FPGA  ARM  圖像    

聯(lián)芯科技獲CEVA DSP技術(shù)授權(quán)許可用于移動芯片

  • 全球領(lǐng)先的硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布大唐電信科技產(chǎn)業(yè)集團(Datang Telecom Technology and Industry Group)的核心企業(yè)之一聯(lián)芯科技有限公司(Leadcore Technology Co., Ltd.)已經(jīng)獲得CEVA公司DSP技術(shù)和平臺授權(quán)許可，用于其下一代移動芯片。
  • 關(guān)鍵字： 聯(lián)芯  DSP  CEVA  

FPGA平臺的VGA圖像顯示的設(shè)計與實現(xiàn)

  • 摘要：根據(jù)VGA(Video Graphic Array)的原理，采用VHDL硬件描述語言，設(shè)計了一種基于Zedboard FPGA板卡的圖像顯示方案。實驗結(jié)果表明，在FPGA實現(xiàn)圖片顯示，達到了預(yù)期的效果，依據(jù)該原理，可以實現(xiàn)圖像的采集及在VGA顯示屏上顯示的實現(xiàn)。
  • 關(guān)鍵字： VGA  FPGA  圖片顯示  201304  

基于DSP的嵌入式智能相機的研究

  • 智能相機是一種小型的視覺檢測系統(tǒng)，主要運用于工況監(jiān)視，產(chǎn)品檢驗和質(zhì)量監(jiān)控等領(lǐng)域，能夠提高生產(chǎn)制造的柔性和自動化程度。與傳統(tǒng)的PC式視覺系統(tǒng)相比，它具有易學(xué)、易用、易維護、易安裝等特點。在此主要是提出了一種嵌入式智能相機的設(shè)計方案，它是以ADSP-BF537為系統(tǒng)控制核心，以CMOS傳感器為圖像采集裝置，結(jié)合Oscar軟件框架和OpenCV進行軟件設(shè)計。最后通過一個檢測條形碼的應(yīng)用來說明研究出來的智能相機的可行性，并且通過實驗數(shù)據(jù)來說明智能相機運行速度和工作效率。
  • 關(guān)鍵字： 相機  研究  智能  嵌入式  DSP  基于  

基于FPGA的IRIG-B標(biāo)準(zhǔn)DC code編碼器VHDL設(shè)計

  • 為了實現(xiàn)靶場時統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號，采用VHDL語言在FPGA邏輯電路中設(shè)計了DC code編碼器硬件電路，通過QuartusⅡ軟件建立工程文件對VHDL語言DC code編碼器電路進行編譯和仿真，獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號。經(jīng)過實踐驗證，該電路具有實現(xiàn)方法簡單、電路穩(wěn)定性好、精度高的特點，實測同步精度小于1μs。
  • 關(guān)鍵字： IRIG-B  FPGA  code  VHDL    

一種基于FPGA的DDR SDRAM控制器的設(shè)計

  • 摘要 對DDR SDRAM的基本工作特性以及時序進行了分析與研究，基于FPGA提出了一種通用的DDRSDRAM控制器設(shè)計方案。在Modelaim上通過了軟件功能仿真，并在FPGA芯片上完成了硬件驗證。結(jié)果表明，該控制器能夠較好地完成DD
  • 關(guān)鍵字： 控制器  設(shè)計  SDRAM  DDR  FPGA  基于  

基于FPGA的面陣CCD成像系統(tǒng)設(shè)計

  • 采用SONY行間轉(zhuǎn)移型面陣CCD ICX415AL作為圖像傳感器，設(shè)計了一款新型CCD成像系統(tǒng)。以Altera公司的FPGA芯片EP1C12F256作為時序發(fā)生器產(chǎn)生CCD驅(qū)動信號。采用相關(guān)雙采樣技術(shù)濾除了視頻信號中的相關(guān)噪聲，提高信噪比。在QuartusⅡ9．1開發(fā)環(huán)境下采用VHDL編程，并利用Modelsim SE 6．5仿真軟件進行訪真測試。實驗結(jié)果表明，所設(shè)計的時序滿足ICX415AL的時序要求，在29．5 MHz的時鐘驅(qū)動下，每秒輸出50幀圖片，能滿足高速跟蹤要求。
  • 關(guān)鍵字： FPGA  CCD  面陣  成像    

基于FPGA與有限狀態(tài)機的高精度測角系統(tǒng)的設(shè)計與實

  • 激光跟蹤測量系統(tǒng)(Laser Tracker System)是工業(yè)測量系統(tǒng)中常用的一種高精度的測量儀器，是近十年發(fā)展起來的新型大尺寸空間測量儀器，不僅對靜止目標(biāo)可以測量，而且對運動目標(biāo)也可以進行跟蹤測量。它集合了激光測距技
  • 關(guān)鍵字： FPGA  有限狀態(tài)機  高精度  測角系統(tǒng)    

基于FPGA的室內(nèi)智能吸塵平臺設(shè)計

  • 智能環(huán)境清潔器由于可代替人進行環(huán)境清潔工作，已日漸成為人們研究的焦點。雖然它們實現(xiàn)了智能，但大多結(jié)構(gòu)復(fù)雜、集成度高，不利于開發(fā)者拓展其功能。在研究并總結(jié)市場上相對成熟產(chǎn)品的基礎(chǔ)上，本文基于可編程性強的
  • 關(guān)鍵字： FPGA  平臺設(shè)計    

基于FPGA和ARM9的片上網(wǎng)絡(luò)系統(tǒng)硬件平臺

  • IC制造技術(shù)的發(fā)展推動著芯片向更高集成度方向前進，從而能夠?qū)⒄麄€系統(tǒng)設(shè)計到單個芯片中構(gòu)成片上系統(tǒng)SoC(System on Chip)。SoC采用全局同步型共享總線通信結(jié)構(gòu)。這類系統(tǒng)由于掛在總線上的設(shè)備在通信時對總線的獨占性
  • 關(guān)鍵字： FPGA  ARM9  片上網(wǎng)絡(luò)  系統(tǒng)    

基于MPC8313E和FPGA的雙口RAM驅(qū)動開發(fā)

  • 摘要 以MPC8313E芯片為平臺，介紹了一個基于嵌入式Linux探作系統(tǒng)的雙口RAM設(shè)備驅(qū)動。通過該設(shè)備驅(qū)動搭建Linux服務(wù)器，利用緩存技術(shù)實時讀取FPGA雙口RAM數(shù)據(jù)，最終實現(xiàn)將海量圖像數(shù)據(jù)高速上傳至PC端。
    關(guān)鍵詞 嵌入式
  • 關(guān)鍵字： 8313E  8313  FPGA  MPC    

Altera宣布開始提供Cyclone V SoC開發(fā)套件

  • Altera公司(NASDAQ: ALTR)日前宣布，開始提供Cyclone? V SoC開發(fā)套件，這一開發(fā)平臺加速了硬件和軟件開發(fā)人員的嵌入式系統(tǒng)設(shè)計開發(fā)。這一套件是與ARM合作開發(fā)的，安裝了最近發(fā)布的ARM? Development Studio 5 (DS-5?) Altera?版工具包軟件，這是業(yè)界唯一的FPGA自適應(yīng)調(diào)試軟件，支持設(shè)計人員同時查看器件的處理器和FPGA部分。
  • 關(guān)鍵字： Altera  ARM  FPGA  嵌入式  

基于W5100的嵌入式網(wǎng)絡(luò)通信系統(tǒng)

  • 文中介紹了一種基于新型獨立以太網(wǎng)接口芯片W5100的軟硬件設(shè)計方法。詳細介紹了新型獨立以太網(wǎng)控制器W5100的結(jié)構(gòu)、功能、外圍電路，并對W5100與DSP通訊和兩者TCP／IP協(xié)議棧的實現(xiàn)進行了軟硬件設(shè)計。
  • 關(guān)鍵字： W5100芯片  DSP  以太網(wǎng)  TCP／IP協(xié)議棧  

基于FPGA的自定義總線MCMB的設(shè)計與實現(xiàn)

  • 針對現(xiàn)在對機載數(shù)據(jù)采集系統(tǒng)中總線技術(shù)的要求，采用Altera公司的CycloneIII系列FPGA EP3C40F484，在數(shù)據(jù)采集系統(tǒng)中實現(xiàn)了自定義數(shù)據(jù)采集總線MCMB的設(shè)計。通過Modelsim進行功能仿真，并利用QuartusⅡ自帶的仿真軟件SignaltapⅡ在FPGA上調(diào)試驗證總線IP核設(shè)計的正確性。
  • 關(guān)鍵字： FPGA  MCMB  自定義  總線    
共9911條 232/661 |‹ « 230 231 232 233 234 235 236 237 238 239 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473