dsp＋fpga 文章最新資訊

基于DSP的雙電動(dòng)機(jī)同步控制平臺(tái)設(shè)計(jì)

　　引言　　長(zhǎng)期以來(lái)，電動(dòng)機(jī)作為機(jī)械能和電能的轉(zhuǎn)換裝置，在各個(gè)領(lǐng)域得到了廣泛應(yīng)用。無(wú)刷直流電動(dòng)機(jī)綜合了直流電動(dòng)機(jī)和交流電動(dòng)機(jī)的優(yōu)點(diǎn)，既具有交流電動(dòng)機(jī)結(jié)構(gòu)簡(jiǎn)單、運(yùn)行可靠、維護(hù)方便的特點(diǎn)，又具有直流電動(dòng)機(jī)運(yùn)行效率高、調(diào)速性能好的優(yōu)點(diǎn)。正是這些優(yōu)點(diǎn)使得無(wú)刷直流電動(dòng)機(jī)在當(dāng)今國(guó)民經(jīng)濟(jì)的很多領(lǐng)域得到了廣泛的應(yīng)用。無(wú)刷直流電動(dòng)機(jī)采用電子換向裝置，根據(jù)位置傳感器檢測(cè)到的位置信號(hào)，通過(guò)DSP(數(shù)字信號(hào)處理器)產(chǎn)生一定的邏輯控制PWM波形來(lái)驅(qū)動(dòng)電動(dòng)機(jī)，實(shí)現(xiàn)無(wú)刷直流電動(dòng)機(jī)的平穩(wěn)運(yùn)轉(zhuǎn)。近年來(lái)，隨著工業(yè)的快速發(fā)展，對(duì)產(chǎn)品性能的
關(guān)鍵字： DSP MOSFET

基于32位DSP及電機(jī)驅(qū)動(dòng)芯片的懸掛運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì)

　　隨著32位DSP的普及，32位處理器已經(jīng)成為控制領(lǐng)域的主流產(chǎn)品，與傳統(tǒng)的微處理器相比速度更快、性能更強(qiáng)、資源豐富，更符合發(fā)展的腳步。TMS320F28027是一款32位的DSP，具有運(yùn)算速度快、穩(wěn)定性高的優(yōu)點(diǎn)。本文利用TMS320F28027控制兩個(gè)步進(jìn)電機(jī)，從而使物體在平面內(nèi)運(yùn)動(dòng)，實(shí)現(xiàn)物體在平面內(nèi)可以任意地畫(huà)指定的曲線(xiàn)和圓等。圖1為懸掛系統(tǒng)的模型。　　1系統(tǒng)總體方案的設(shè)計(jì) 　　圖2為懸掛系統(tǒng)控制框圖，以TMS320F28027為控制芯片，利用L298N驅(qū)動(dòng)兩個(gè)步進(jìn)電機(jī)。步進(jìn)電機(jī)采用42HS48
關(guān)鍵字： DSP L298N

零基礎(chǔ)學(xué)FPGA （十八）談可編程邏輯設(shè)計(jì)思想與技巧！對(duì)您肯定有用！

　　今天給大家?guī)?lái)的是我們?cè)贔PGA設(shè)計(jì)中經(jīng)常要遇到的設(shè)計(jì)技巧與思想，即乒乓操作，串并轉(zhuǎn)換，流水線(xiàn)操作和跨時(shí)鐘域信號(hào)的同步問(wèn)題。　　之前也看過(guò)一些書(shū)，也在網(wǎng)上找過(guò)一些資料，不過(guò)小墨發(fā)現(xiàn)大部分都是理論講解，僅僅是給一個(gè)框圖就沒(méi)事了，或者是好幾個(gè)網(wǎng)站的資料都是一樣的，都是復(fù)制的一個(gè)地方的，僅僅是講解，沒(méi)有實(shí)例，要不就是某個(gè)網(wǎng)站提供源碼，但是要注冊(cè)，還要花什么積分，沒(méi)有積分還得要錢(qián)...很不利于初學(xué)者的學(xué)習(xí)(人與人之間怎么就不能多點(diǎn)信任呢~還要錢(qián)...)。所以小墨想寫(xiě)這么一篇文章來(lái)介紹一下這4種思想，理論部
關(guān)鍵字： FPGA 可編程邏輯設(shè)計(jì)

【從零開(kāi)始走進(jìn)FPGA】 SignalTap II Logic Analyzer

　　一、為啥別忘了我　　嵌入式邏輯分析儀—SigbalTap II，是Altera Quartus II 自帶的嵌入式邏輯分析儀，與Modelsim軟件仿真有所不同，是在線(xiàn)式的仿真，更準(zhǔn)確的觀(guān)察數(shù)據(jù)的變化，方便調(diào)試。　　很多學(xué)過(guò)單片機(jī)的孩子認(rèn)為，單片機(jī)可以在線(xiàn)單步調(diào)試，而FPGA是并發(fā)的，不能單步調(diào)試，這使得FPGA的調(diào)試學(xué)習(xí)帶來(lái)了困難。其實(shí)這個(gè)說(shuō)法不是完全正確的。別忘了，還有SignalTap II Logic Analyzer。有了這個(gè)嵌入式邏輯分析儀，在調(diào)試多通道或單通道數(shù)據(jù)，進(jìn)
關(guān)鍵字： FPGA SignalTap

基于FPGA和51單片機(jī)的信號(hào)發(fā)生器設(shè)計(jì)

　　信號(hào)發(fā)生器又稱(chēng)為波形發(fā)生器是一種常用的信號(hào)源并且廣泛應(yīng)用于電子電路、通信、控制和教學(xué)實(shí)驗(yàn)等領(lǐng)域的重要儀器之一。為了降低傳統(tǒng)函數(shù)信號(hào)發(fā)生器成本，改善信號(hào)發(fā)生器低頻穩(wěn)定性。筆者結(jié)合FPGA和51單片機(jī)產(chǎn)生0.596 Hz頻率精度函數(shù)信號(hào)。筆者設(shè)計(jì)通過(guò)51單片機(jī)控制函數(shù)信號(hào)類(lèi)型以及相關(guān)參數(shù)，用戶(hù)可通過(guò)按鍵設(shè)置需要的波形、波形幅度、波形頻率以及方波的占空比、相位。本文設(shè)計(jì)方案不僅具有良好的經(jīng)濟(jì)前景，也可以為當(dāng)代高等教育深化改革做一個(gè)參考方向。　　1 系統(tǒng)設(shè)計(jì)方案　　1.1 系統(tǒng)硬件設(shè)計(jì) 　　本文中設(shè)
關(guān)鍵字： FPGA 51單片機(jī)

FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之： ModelSim的仿真流程

　　7.3 ModelSim的仿真流程　　7.3.1 ModelSim的安裝　　ModelSim的最新版本可以從互連網(wǎng)上免費(fèi)得到，需要購(gòu)買(mǎi)的只是License文件。ModelSim的下載地址為http：//www.model.com/。打開(kāi)網(wǎng)站頁(yè)面后可以點(diǎn)擊Download，用戶(hù)填寫(xiě)完一張表格以后可以得到一個(gè)小時(shí)的下載時(shí)間。　　獲得License的方法有很多種。　　首先可以在線(xiàn)申請(qǐng)License文件，選取“開(kāi)始→程序→ModelSim SE 5.8c&rar
關(guān)鍵字： FPGA ModelSim

FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之： ModelSim仿真工具簡(jiǎn)介

　　7.2 ModelSim仿真工具簡(jiǎn)介　　ModelSim是Model Technology(Mentor Graphics的子公司)的DHL硬件描述語(yǔ)言的仿真軟件，該軟件可以用來(lái)實(shí)現(xiàn)對(duì)設(shè)計(jì)的VHDL、Verilog或者是兩種語(yǔ)言混合的程序進(jìn)行仿真，同時(shí)也支持IEEE常見(jiàn)的各種硬件描述語(yǔ)言標(biāo)準(zhǔn)。　　無(wú)論從友好的使用界面和調(diào)試環(huán)境來(lái)看，還是從仿真速度和仿真效果來(lái)看，ModelSim都可以算得上是業(yè)界最優(yōu)秀的HDL語(yǔ)言仿真軟件。它是惟一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器，是做FPG
關(guān)鍵字： FPGA ModelSim

基于Modelsim FLI接口的FPGA仿真技術(shù)

　　1、Modelsim 及 FLI接口介紹　　Modelsim是 Model Technology(Mentor Graphics的子公司)的 HDL 硬件描述語(yǔ)言仿真軟件，可以實(shí)現(xiàn) VHDL, Verilog，以及 VHDL-Verilog 混合設(shè)計(jì)的仿真。除此之外，Modelsim還能夠與 C 語(yǔ)言一起實(shí)現(xiàn)對(duì) HDL 設(shè)計(jì)文件的協(xié)同仿真。同時(shí)，相對(duì)于大多數(shù)的 HDL 仿真軟件來(lái)說(shuō)，Modelsim 在仿真速度上也有明顯優(yōu)勢(shì)。這些特點(diǎn)使 Modelsim 越來(lái)越受到 EDA設(shè)計(jì)者、尤其是 FPGA
關(guān)鍵字： Modelsim FPGA

16個(gè)信號(hào)源設(shè)計(jì)匯總，包括無(wú)線(xiàn)電、DDS等

　　信號(hào)發(fā)生器是一種能提供各種頻率、波形和輸出電平電信號(hào)的設(shè)備。在測(cè)量各種電信系統(tǒng)或電信設(shè)備的振幅特性、頻率特性、傳輸特性及其它電參數(shù)時(shí)，以及測(cè)量元器件的特性與參數(shù)時(shí)，用作測(cè)試的信號(hào)源或激勵(lì)源。　　無(wú)線(xiàn)電導(dǎo)航數(shù)字信號(hào)源的系統(tǒng)設(shè)計(jì)，完整參考方案　　本無(wú)線(xiàn)電導(dǎo)航數(shù)字信號(hào)源總體設(shè)計(jì)思想采用直接數(shù)字頻率合成器(DDS)技術(shù)，設(shè)計(jì)精確的時(shí)鐘參考源精度、頻率和相位累加器字長(zhǎng)和正弦波函數(shù)表，實(shí)現(xiàn)研制技術(shù)要求的輸出頻率變化范圍、頻率變化步長(zhǎng)和頻率精度的調(diào)制正弦信號(hào)形式。　　基于DDFS的程控音頻儀器測(cè)試信號(hào)源
關(guān)鍵字：無(wú)線(xiàn)電 FPGA

基于FPGA的高精度信號(hào)源的設(shè)計(jì)

　　引言　　近年來(lái)電子信息技術(shù)飛速發(fā)展，使得各領(lǐng)域?qū)π盘?hào)源的要求不斷提高，不但要求其頻率穩(wěn)定度和準(zhǔn)確度高，頻率改變方便，而且還要求可以產(chǎn)生任意波形，輸出不同幅度的信號(hào)等。DDFS技術(shù)是自上世紀(jì)70年代出現(xiàn)的一種新型的直接頻率合成技術(shù)。DDFS技術(shù)是在信號(hào)的采樣定理的基礎(chǔ)上提出來(lái)的，從“相位”的概念出發(fā)，進(jìn)行頻率合成，不但可利用晶體振蕩的高頻率穩(wěn)定度、高準(zhǔn)確度，且頻率改變方便，轉(zhuǎn)換速度快，便于產(chǎn)生任意波形等，因此，DDFS技術(shù)是目前高精密度信號(hào)源的核心技術(shù)。　　1 DDFS技
關(guān)鍵字： FPGA DDFS

基于DDS跳頻信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

　　0 引言　　跳頻通信具有較強(qiáng)的抗干擾、抗多徑衰落、抗截獲等能力，已廣泛應(yīng)用于軍事、交通、商業(yè)等各個(gè)領(lǐng)域。頻率合成器是跳頻系統(tǒng)的心臟，直接影響到跳頻信號(hào)的穩(wěn)定性和產(chǎn)生頻率的準(zhǔn)確度。目前頻率合成主要有三種方法：直接模擬合成法、鎖相環(huán)合成法和直接數(shù)字合成法(DDS)。直接模擬合成法利用倍頻(乘法)、分頻(除法)、混頻(加法與減法)及濾波，從單一或幾個(gè)參考頻率中產(chǎn)生多個(gè)所需的頻率。該方法頻率轉(zhuǎn)換時(shí)間快(小于100ns)，但是體積大、功耗高，目前已基本不用。鎖相環(huán)合成法通過(guò)鎖相環(huán)完成頻率的加、減、乘、除運(yùn)算
關(guān)鍵字： DDS FPGA

基于TMS320F2812的變頻調(diào)壓功率信號(hào)源設(shè)計(jì)

　　本文介紹應(yīng)用于儀器和設(shè)備測(cè)試的高精度寬頻率功率信號(hào)源的設(shè)計(jì)。傳統(tǒng)的功率信號(hào)源一般采用線(xiàn)性電源或模擬控制的功率開(kāi)關(guān)變換電源。隨著高性能DSP控制器的出現(xiàn)，使采用數(shù)字化控制的功率開(kāi)關(guān)變換電源作為功率信號(hào)源成為可能，這有利于提高系統(tǒng)的集成化水平和控制功能。本文介紹的功率信號(hào)源采用工作頻率為150MHz的DSP TMS320F2812控制。并且采用DC/DC和DC/AC兩級(jí)聯(lián)合調(diào)節(jié)實(shí)現(xiàn)。　　1 系統(tǒng)的整體結(jié)構(gòu) 　　本文介紹的功率信號(hào)源可提供輸出電壓從2～100V可變，頻牢從20～l000Hz可變，并且可
關(guān)鍵字： DSP 功率信號(hào)源

DSP和DDS的三維感應(yīng)測(cè)井高頻信號(hào)源實(shí)現(xiàn)

　　高頻信號(hào)源設(shè)計(jì)是三維感應(yīng)測(cè)井的重要組成部分。三維感應(yīng)測(cè)井的原理是利用激勵(lì)信號(hào)源通過(guò)三個(gè)正交的發(fā)射線(xiàn)圈向外發(fā)射高頻信號(hào)，再通過(guò)多組三個(gè)正交的接收線(xiàn)圈，得到多組磁場(chǎng)分量，從而準(zhǔn)確測(cè)量地層各向異性電阻率。在測(cè)井過(guò)程中，要求信號(hào)源的頻率為高頻，并且要求信號(hào)的頻率有很高的穩(wěn)定性。　　產(chǎn)生信號(hào)的方法很多，可以采用函數(shù)發(fā)生器外接分立元件來(lái)實(shí)現(xiàn)，通過(guò)調(diào)節(jié)外接電容或電阻來(lái)設(shè)置輸出信號(hào)頻率。但輸出信號(hào)受外部分立器件參數(shù)影響很大，且輸出信號(hào)頻率不能太高，同時(shí)無(wú)法實(shí)現(xiàn)頻率步進(jìn)調(diào)節(jié)。另外，采用FPGA可實(shí)現(xiàn)信號(hào)發(fā)生器的設(shè)計(jì)
關(guān)鍵字： DSP DDS

小梅哥和你一起深入學(xué)習(xí)FPGA之?dāng)?shù)碼管動(dòng)態(tài)掃描（下）

　　　　測(cè)試平臺(tái)設(shè)計(jì) 　　本實(shí)驗(yàn)主要對(duì)數(shù)碼管驅(qū)動(dòng)引腳的狀態(tài)與預(yù)期進(jìn)行比較和分析，通過(guò)仿真，驗(yàn)證設(shè)計(jì)的正確性和合理性。數(shù)碼管驅(qū)動(dòng)模塊的testbench如下所示：　　`timescale 1ns/1ns 　　module DIG_LED_DRIVE_tb; 　　reg [23:0]data; 　　reg clk; 　　reg rst_n; 　　wire [7:0]seg; 　　wire [2:0]sel; 　　DIG_LED_DRIVE DIG_LED_DRIVE
關(guān)鍵字： FPGA 動(dòng)態(tài)掃描

千兆采樣ADC確保直接RF變頻

　　隨著模數(shù)轉(zhuǎn)換器(ADC)的設(shè)計(jì)與架構(gòu)繼續(xù)采用尺寸更小的過(guò)程節(jié)點(diǎn)，一種新的千兆赫ADC產(chǎn)品應(yīng)運(yùn)而生。能以千兆赫速率或更高速率進(jìn)行直接RF采樣且不產(chǎn)生交織偽像的ADC為通信系統(tǒng)、儀器儀表和雷達(dá)應(yīng)用的直接RF數(shù)字化帶來(lái)了全新的系統(tǒng)解決方案。　　最先進(jìn)的寬帶ADC技術(shù)可以實(shí)現(xiàn)直接RF采樣。就在不久前，唯一可運(yùn)行在GSPS (Gsample/s)下的單芯片ADC架構(gòu)是分辨率為6位或8位的Flash轉(zhuǎn)換器。這些器件能耗極高，且通常無(wú)法提供超過(guò)7位的有效位數(shù)(ENOB)，這是由于Flash架構(gòu)的幾何尺寸與功耗限
關(guān)鍵字： ADC RF 轉(zhuǎn)換器 LVDS FPGA