首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

基于DSP的數碼相機中的MPEG-4 壓縮

  • 雖然數碼相機 (DSC) 投入市場僅幾年時間，但已經使消費類電子成像業(yè)發(fā)生了翻天覆地的變化。目前，全球售出的相機中大約有三分之一是數碼相機，而且其份額還在穩(wěn)步上升。
  • 關鍵字： DSP  數碼  MPEG-4  壓縮  

用FPGA實現FIR濾波器

  • 你接到要求用FPGA實現FIR濾波器的任務時，也許會想起在學校里所學的FIR基礎知識，但是下一步該做什么呢?哪些參數是重要的?做這個設計的最佳方法是什么?還有這個設計應該怎樣在FPGA中實現?現在有大量的低成本IP核和工具來幫助你進行設計，因為FIR是用FPGA實現的最普通的功能。
  • 關鍵字： FIR濾波器  DSP  LUT  FPGA  

克服FPGA I/O引腳分配挑戰(zhàn)

  • 賽靈思公司開發(fā)了一種規(guī)則驅動的方法。首先根據PCB和FPGA設計要求定義一套初始引腳布局，這樣利用與最終版本非常接近的引腳布局設計小組就可以盡可能早地開始各自的設計流程。 如果在設計流程的后期由于PCB布線或內部FPGA性能問題而需要進行調整，在采用這一方法晨這些問題通常也已經局部化了，只需要在PCB或FPGA設計中進行很小的設計修改。
  • 關鍵字： PCB  IO引腳分配  FPGA  

MAX706S在DSP系統(tǒng)中的應用

  • 對于實際的DSP應用系統(tǒng)特別是產品化的DSP系統(tǒng)而言，可靠性是一個不容忽視的問題。由于DSP系統(tǒng)的時鐘頻率比較高，因此在運行時極有可能發(fā)生干擾和被干擾的現象，嚴重時系統(tǒng)可能會出現死機。為了克服這種情況，除了在軟件上作一些保護措施外，硬件上也必須作相應的處理。硬件上最有效的保護措施就是采用具有監(jiān)視(Watchdog)功能的自動復位電路。各大公司生產了多種微處理器監(jiān)控器，用來監(jiān)測微處理器的運行狀態(tài)，一旦微處理器失控就強行復位微處理器，引導程序重新運行。
  • 關鍵字： MAX706S  DSP  監(jiān)控電路  

多種EDA工具的FPGA協(xié)同設計

  • 在FPGA開發(fā)的各個階段，市場為我們提供了很多優(yōu)秀的EDA工具。面對眼花繚亂的EDA工具，如何充分利用各種工具的特點，并規(guī)劃好各種工具的協(xié)同使用，對FPGA開發(fā)極其重要。本文將通過開發(fā)實例“帶順序選擇和奇偶檢驗的串并數據轉換接口”來介紹基于多種EDA工具——QuartusII、FPGA CompilerII、Modelsim——的FPGA協(xié)同設計。
  • 關鍵字： FPGA；EDA；協(xié)同設計  

動量輪模擬器的設計

  • 在衛(wèi)星姿態(tài)和軌道控制計算機(AOCC)分系統(tǒng)的設計和室內聯(lián)調階段，為方便系統(tǒng)調試，需設計動量輪模擬器，模擬執(zhí)行機構動量輪所決定的衛(wèi)星姿態(tài)和控制效果，代替真實部件進行分系統(tǒng)的開環(huán)和閉環(huán)試驗。
  • 關鍵字： 動量輪  模擬器  DSP  

用最新工具解決FPGA設計中的時序問題

  • 　　時序問題的惱人之處在于沒有哪種方法能夠解決所有類型的問題。由于客戶對于和現場應用工程師共享源代碼通常非常敏感，因此我們通常都是通過將工具的潛力發(fā)揮到極致來幫助客戶解決其時序問題。當然好消息就是通過這種方法以及優(yōu)化RTL代碼，可以解決大多數時序問題。
  • 關鍵字： 時序問題  FPGA  

Verilog串口通訊設計

  • FPGA(Field Pmgrammable Gate Array)現場可編程門陣列在數字電路的設計中已經被廣泛使用。這種設計方式可以將以前需要多塊集成芯片的電路設計到一塊大模塊可編程邏輯器件中，大大減少了電路板的尺寸，增強了系統(tǒng)的可靠性和設計的靈活性。本文詳細介紹了已在實際項目中應用的基于FPGA的串口通訊設計。本設計分為硬件電路設計和軟件設計兩部分，最后用仿真驗證了程序設計的正確性。
  • 關鍵字： Verilog  串口通訊  FPGA  

基于FPGA的視覺、聽覺誘發(fā)電位系統(tǒng)的設計

  • 誘發(fā)電位是神經系統(tǒng)接受各種外界刺激后所產生的特異性電反應。它在中樞神經系統(tǒng)及周圍神經系統(tǒng)的相應部位被檢出，與刺激有鎖時關系的電位變化，具有能定量及定位的特點，往往較常規(guī)腦電圖檢查有更穩(wěn)定的效果，從而在診斷及研究神經系統(tǒng)各部位神經電生理變化方面，有重要作用。
  • 關鍵字： 腦電電位  VGA  FPGA  誘發(fā)電位  

基于FPGA的SoC/IP驗證平臺的設計與應用

  • SoC是大規(guī)模集成電路的發(fā)展趨勢。SoC設計必須依靠完整的系統(tǒng)級驗證來保證其正確性。基于FPGA的驗證平臺能夠縮短SoC驗證時間，并提高驗證工作的可靠性，還具有可重用性。本文利用Altera公司的FPGA設計了一個基于片上總線的SoC原型驗證平臺，并將VxWorks嵌入式操作系統(tǒng)應用于此平臺，通過軟硬件協(xié)同驗證的方法，驗證了平臺的可靠性。該平臺在CF卡及通用智能卡SoC芯片驗證中得以應用。
  • 關鍵字： SoC驗證平臺  系統(tǒng)級驗證  FPGA  

以FPGA可編程邏輯器件為設計平臺的全彩led顯示屏設計方案

  • 　介紹了一種以FPGA 可編程邏輯器件為設計平臺的、采用大屏幕全彩led 顯示屏進行全彩灰度圖像顯示的掃描控制器實現方案。經過對“19 場掃描”理論灰度實現原理的分析，針對采用該方法實現的全彩LED
  • 關鍵字： LED  顯示屏設計  FPGA  

采用FPGA部分動態(tài)可重構方法的信號解調系統(tǒng)設計

  • 針對調制樣式在不同環(huán)境下的變化，采用了FPGA部分動態(tài)可重構的新方法，通過對不同調制樣式信號的解調模塊的動態(tài)加載，來實現了不同環(huán)境下針對不同調制樣式的解調這種方式比傳統(tǒng)的設計方式具有更高的靈活性、可擴展性，并減低了成本和功耗該設計方案同時也介紹了FPGA部分動態(tài)可重構的概念和特點，可以對其它通信信號處理系統(tǒng)設計提供一定的參考。
  • 關鍵字： 可重構技術  解調模塊  FPGA  

高性能DC/DC轉換器應對FPGA應用中的供電要求

  • 最近FPGA供應商推出的新型可編程器件進一步縮小了FPGA和ASIC之間的性能差別。盡管這類器件的可配置性對設計工程師很有吸引力，但使用這 些器件所涉及的復雜設計規(guī)則和接口協(xié)議，要求設計工程師經過全面的培訓，并需要進行參考設計評估、設計仿真和驗證工作。另一方面，FPGA應用中非常復雜 的模擬設計，例如用于內核、I/O、存儲器、時鐘和其它電壓軌的DC/DC穩(wěn)壓器，也要求新的解決方案。本文討論的高性能DC/DC轉換器有助于系統(tǒng)設計 工程師克服這些挑戰(zhàn)。
  • 關鍵字： 電壓軌  DC/DC  FPGA  

基于FPGA實現CPCI數據通信

  • 本文設計的系統(tǒng)采用PLX公司生產的CPCI協(xié)議轉換芯片PCI9054，通過Verilog HDL語言在FPGA中產生相應的控制信號，完成對數據的快速讀寫，從而實現了與CPCI總線的高速數據通信。
  • 關鍵字： CPCI協(xié)議轉換  Verilog  FPGA  

基于FPGA的主從式高速數據采集與傳輸系統(tǒng)

  • 針對數據采集系統(tǒng)有信號形式多樣、實時傳輸和靈活配置的要求，介紹了一種基于FPGA的數據采集和傳輸系統(tǒng)，以及系統(tǒng)數字電路的程序設計。該系統(tǒng)以現場可編程邏輯陣列（FPGA）作為數據采集、預處理、組幀和傳輸的控制核心，通過低速串口接收控制命令，以高速USB接口向控制臺發(fā)送采集數據幀，設計了數字FIR濾波器濾除采集電路的信號干擾。
  • 關鍵字： 數字FIR濾波器  數據采集系統(tǒng)  FPGA  
共9907條 77/661 |‹ « 75 76 77 78 79 80 81 82 83 84 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473