dsp+fpga 文章最新資訊

克服FPGA I/O引腳分配挑戰(zhàn)(08-100)

　　對(duì)于需要在PCB板上使用大規(guī)模FPGA器件的設(shè)計(jì)人員來(lái)說(shuō)，I/O引腳分配是必須面對(duì)的眾多挑戰(zhàn)之一。由于眾多原因，許多設(shè)計(jì)人員發(fā)表為大型FPGA器件和高級(jí)BGA封裝確定I/O引腳配置或布局方案越來(lái)越困難。但是組合運(yùn)用多種智能I/O規(guī)劃工具，能夠使引腳分配過(guò)程變得更輕松。
關(guān)鍵字： Xilinx FPGA I/O引腳

用FPGA實(shí)現(xiàn)FIR濾波器(08-100)

　　你接到要求用FPGA實(shí)現(xiàn)FIR濾波器的任務(wù)時(shí)，也許會(huì)想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識(shí)，但是下一步該做什么呢?哪些參數(shù)是重要的?做這個(gè)設(shè)計(jì)的最佳方法是什么?還有這個(gè)設(shè)計(jì)應(yīng)該怎樣在FPGA中實(shí)現(xiàn)?現(xiàn)在有大量的低成本IP核和工具來(lái)幫助你進(jìn)行設(shè)計(jì)，因?yàn)镕IR是用FPGA實(shí)現(xiàn)的最普通的功能。
關(guān)鍵字：萊迪思 FPGA FIR濾波器

為FPGA軟處理器選擇操作系統(tǒng)(08-100)

　　操作系統(tǒng)能夠提高可移植性，并提供多種經(jīng)過(guò)測(cè)試的抽象層，服務(wù)層和應(yīng)用模塊層以供選擇，從而加快產(chǎn)品上市時(shí)間并減少應(yīng)用程序出錯(cuò)的可能性。然而，選擇一個(gè)嵌入式操作系統(tǒng)( OS )從來(lái)就不是一個(gè)簡(jiǎn)單的過(guò)程，因?yàn)榧汕度胧杰浖姆绞竭x擇余地很大，你可以完全都由自己來(lái)編寫(xiě)，或通過(guò)商業(yè)定制專門(mén)實(shí)時(shí)操作系統(tǒng)，也可以直接購(gòu)買(mǎi)通用操作系統(tǒng)不作任何修改，現(xiàn)成的通用操作系統(tǒng)。FPGA性能的提高和軟處理器核的出現(xiàn)，直接導(dǎo)致了可編程邏輯SoC解決方案的產(chǎn)生，隨著這一變化，關(guān)于選擇標(biāo)準(zhǔn)，設(shè)計(jì)方案以及折中考慮等傳統(tǒng)經(jīng)驗(yàn)也需要與時(shí)俱進(jìn)以
關(guān)鍵字：萊迪思 FPGA 操作系統(tǒng)

混合信號(hào)的FPGA促進(jìn)臨床醫(yī)療應(yīng)用發(fā)展

由于醫(yī)療服務(wù)成本的不斷攀升、慢性病的流行、人口的老齡化，以及中國(guó)、印度和巴西等大規(guī)模新興市場(chǎng)的崛起，對(duì)價(jià)...
關(guān)鍵字： FPGA 醫(yī)療設(shè)備混合信號(hào)

基于DSP平臺(tái)的快速H.264編碼算法的設(shè)計(jì)

視頻壓縮編碼標(biāo)準(zhǔn)H.264／AVC是由ISO／IEC和ITU-T組成的聯(lián)合視頻專家組(JVT)制定的，他引進(jìn)了一系列先進(jìn)的視...
關(guān)鍵字： DSP 編碼算法視頻壓縮編碼編碼器 ARM

Tensilica授權(quán)富士通Diamond330HiFi音頻DSP進(jìn)行便攜消費(fèi)類(lèi)電子設(shè)計(jì)

　　Tensilica日前宣布，授權(quán)日本東京富士通微電子公司Diamond 330HiFi音頻DSP，用于便攜消費(fèi)類(lèi)電子設(shè)計(jì)。　　富士通微電子IP平臺(tái)解決方案事業(yè)部總經(jīng)理Yoshio Kuniyasu表示：“富士通選擇Tensilica公司Diamond 330HiFi音頻DSP用于客戶的便攜消費(fèi)類(lèi)電子設(shè)計(jì)。我們的客戶認(rèn)識(shí)到Tensilica的音頻解決方案在低功耗及廣泛的音頻算法軟件支持方面，是目前最好的選擇。” 　　Tensilica市場(chǎng)兼業(yè)務(wù)發(fā)展副總裁Steve Rodd
關(guān)鍵字： Tensilica DSP 富士通

ARM7與FPGA相結(jié)合應(yīng)用于工控和故障檢測(cè)

工業(yè)控制中往往需要完成多通道故障檢測(cè)及多通道命令控制（這種多任務(wù)設(shè)置非常普遍），單獨(dú)的CPU芯片由于其外部控 ...
關(guān)鍵字：工業(yè)控制 ARM7 FPGA 故障檢測(cè)

確定WiMAX系統(tǒng)中基于FPGA加速器的軟硬件分工

技術(shù)要求和商業(yè)需求正促使WiMAX無(wú)線網(wǎng)絡(luò)技術(shù)快速升溫。通信行業(yè)面臨著進(jìn)一步降低無(wú)線通信網(wǎng)絡(luò)成本的巨大壓力,而實(shí)現(xiàn)這一點(diǎn)的一個(gè)可能方法就是提高目前的移動(dòng)網(wǎng)絡(luò)中使用的無(wú)線頻譜的使用效率。綜合利用一系列允許快速
關(guān)鍵字： WiMAX FPGA 系統(tǒng) 加速器

ARM在數(shù)字化遠(yuǎn)程視頻監(jiān)控系統(tǒng)的應(yīng)(05-100)

本文針對(duì)低設(shè)備成本、低運(yùn)行成本和超遠(yuǎn)距離的視頻監(jiān)控系統(tǒng)應(yīng)用提出了解決方案，使用ARM嵌入式處理器和Linux操作系統(tǒng)構(gòu)建嵌入式系統(tǒng)，開(kāi)發(fā)出可實(shí)際應(yīng)用的遠(yuǎn)程視頻監(jiān)控系統(tǒng)，適用于低分辨率、低成本、長(zhǎng)距離的監(jiān)控應(yīng)用。……
關(guān)鍵字： ARM 嵌入式系統(tǒng) FPGA

降低告訴DSP系統(tǒng)設(shè)計(jì)中的電源噪聲(05-100)

　　具有較高時(shí)鐘率和速度的高速DSP系統(tǒng)設(shè)計(jì)正在變得日益復(fù)雜。結(jié)果，增加了噪聲源數(shù)?，F(xiàn)在，高端DSP的時(shí)鐘率(1GHz)和速度(500MHZ)產(chǎn)生可觀的諧波，這些是由于PCB線跡的作用如同天線所致。由此引起的噪聲使音頻、視頻、圖像和通信功能降低并對(duì)達(dá)到FCC/CE商標(biāo)認(rèn)證造成問(wèn)題。為了降低電源噪聲，對(duì)于高速DSP系統(tǒng)設(shè)計(jì)人員來(lái)講，識(shí)別和找出可能的噪聲原因以及采用良好的高速設(shè)計(jì)實(shí)踐是關(guān)鍵。本文說(shuō)明交擾、鎖相環(huán)(PLL)、去耦/體電容器在降低噪聲中的重要性。
關(guān)鍵字： TI DSP

數(shù)據(jù)轉(zhuǎn)換器串引LVDS接口改善板布線(05-100)

　　系統(tǒng)往往需要信號(hào)傳輸,在信號(hào)傳輸中不希望共模信號(hào),共模信號(hào)處理困難。某些設(shè)計(jì)把來(lái)自傳感器輸出的單端信號(hào)轉(zhuǎn)換為全差分信號(hào),然后,把此信號(hào)送到差分輸出ADC下游。這樣做的優(yōu)點(diǎn)是在差分線上引起的最大噪聲在兩條線上是共同的(假定差分線是對(duì)稱的)。
關(guān)鍵字： NS DSP ADC12QS065

Altera收發(fā)器家族：人多勢(shì)眾，高成低就

??????? 在人類(lèi)對(duì)帶寬需求永不滿足的胃口面前，“瞬間處理海量的數(shù)據(jù)吞吐”，成為所有通信設(shè)備廠商、電信運(yùn)營(yíng)商的永恒追求——在那之前，收發(fā)器的傳輸能力成為問(wèn)題的節(jié)點(diǎn)。? ????????日前，和臺(tái)積電有著多年合作關(guān)系的Altera公司，宣布自己在最新的40nm工藝制程上，構(gòu)建了一個(gè)全系列收發(fā)器
關(guān)鍵字： Altera 收發(fā)器 FPGA

針對(duì)FPGA實(shí)現(xiàn)安全的系統(tǒng)內(nèi)編程功能(05-100)

　　FPGA正越來(lái)越多地作為現(xiàn)代電子系統(tǒng)的核心部分。這有多個(gè)可能原因：FPGA的成本低、立即可用及精密性不斷提高,但最重要的還是FPGA硬件可重新配置,因此能輕易配合系統(tǒng)規(guī)格隨時(shí)改變的要求。
關(guān)鍵字： Actel FPGA ISP

最佳FPGA和專用DSP(05-100)

　　視頻和靜止圖像的普遍采用,以及可配置系統(tǒng)(如軟件無(wú)線電)日益增長(zhǎng)的需求繼續(xù)驅(qū)動(dòng)DSP應(yīng)用的擴(kuò)展。很多應(yīng)用需要經(jīng)濟(jì)有效的DSP處理。
關(guān)鍵字： FPGA DSP

基于FPGA的高速可變周期脈沖發(fā)生器的設(shè)計(jì)

　　1 引言　　要求改變脈沖周期和輸出脈沖個(gè)數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運(yùn)用。采用數(shù)字器件設(shè)計(jì)周期和輸出個(gè)數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點(diǎn)，本文采用Atelra公司的可編程芯片F(xiàn)PGA設(shè)計(jì)了一款周期和輸出個(gè)數(shù)可變的脈沖發(fā)生器。經(jīng)過(guò)板級(jí)調(diào)試獲得良好的運(yùn)行效果。　　2 總體設(shè)計(jì)思路　　脈沖的周期由高電平持續(xù)時(shí)間與低電平持續(xù)時(shí)間共同構(gòu)成，為了改變周期，采用兩個(gè)計(jì)數(shù)器來(lái)分別控制高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間。計(jì)數(shù)器采用可并行加載初始值的N位減法計(jì)數(shù)器。設(shè)定：
關(guān)鍵字： FPGA 脈沖發(fā)生器