dsp+fpga 文章 最新資訊
基于FPGA二次群分接器的實(shí)現(xiàn)

- 1.引言
為了提高傳輸速率,擴(kuò)大通信容量,減少信道數(shù)量,通常把多路信號復(fù)用成一路信號進(jìn)行傳輸。在多種復(fù)用方式中,時分復(fù)用是一種常用的方式。時分復(fù)用是多路信號按照時間間隔共享一路信道進(jìn)行傳輸。復(fù)接是 - 關(guān)鍵字: 實(shí)現(xiàn) FPGA 基于 FPGA
模塊化FPGA設(shè)計(jì)在某雷達(dá)接收機(jī)中的應(yīng)用
- 0 引言
目前基于FPGA和DSP結(jié)構(gòu)的軟件無線電技術(shù)被廣泛應(yīng)用在數(shù)字接收機(jī)設(shè)計(jì)中,雷達(dá)接收機(jī)領(lǐng)域的數(shù)字化技術(shù)也在日趨發(fā)展,如何借助數(shù)字化的軟硬件優(yōu)勢設(shè)計(jì)出易實(shí)現(xiàn)、靈活,并滿足不同性能指標(biāo)和目的的數(shù)字接收 - 關(guān)鍵字: FPGA 模塊化 雷達(dá)接收機(jī) 中的應(yīng)用
基于DSP仿人機(jī)器人關(guān)節(jié)控制器設(shè)計(jì)

- 在具有32自由度仿人機(jī)器人中,為了每一個關(guān)節(jié)動作準(zhǔn)確,可以采用分布式控制的體系結(jié)構(gòu)。這里采用基于RS 485總線的TMS320F240DSP作為分布式關(guān)節(jié)控制器,非常適合于在機(jī)械臂內(nèi)的狹小空間內(nèi)安裝,并進(jìn)行增量碼盤和速度檢測電路的設(shè)計(jì)以及相應(yīng)的軟件設(shè)計(jì)等,完成了6個自由度機(jī)械臂分布式關(guān)節(jié)控制器設(shè)計(jì),能夠滿足仿人機(jī)器人技術(shù)與系統(tǒng)的運(yùn)動軌跡的要求。
- 關(guān)鍵字: 控制器 設(shè)計(jì) 關(guān)節(jié) 機(jī)器人 DSP 基于
DSP TMS320F2812程序的遠(yuǎn)程升級方法
- 關(guān)鍵字: TMS320F2812 DSP 程序遠(yuǎn)程升級
Altera 推出業(yè)界首款串行 RapidIO 2.1 IP 解決方案
- Altera 公司 (NASDAQ: ALTR) 今天宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識產(chǎn)權(quán) (IP) 內(nèi)核。Altera 的串行 RapidIO IP 內(nèi)核可支持多達(dá)四條通道,每條通道速率為 5.0 GBaud,從而滿足了無線市場日益增長的帶寬和可靠性需求。該 IP 內(nèi)核專門針對擁有多個嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化,并得到了Quartus® II 軟件 v9.1 的支持。 RapidIO 2.1 規(guī)范在許多應(yīng)用中均可實(shí)
- 關(guān)鍵字: Altera RapidIO FPGA Quartus
dsp+fpga介紹
您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
