首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

基于DSP的光纖高溫測(cè)量?jī)x的軟件設(shè)計(jì)

  • 　1 引言　　溫度是表征物體冷熱程度的物理量，是工業(yè)生產(chǎn)過程中測(cè)控的重要參數(shù)，溫度過高或過低都會(huì)對(duì)產(chǎn)品的質(zhì)量造成影響，甚至使產(chǎn)品報(bào)廢、設(shè)備損壞。因此，溫度的測(cè)量和控制具有十分重要的作用[1]，在冶金、化工等
  • 關(guān)鍵字： DSP  光纖  高溫測(cè)量?jī)x  軟件設(shè)計(jì)    

Altium為Altium Designer新增Spartan-6 FPGA 支持

  • 　　Altium 繼續(xù)為電子產(chǎn)品設(shè)計(jì)人員擴(kuò)大器件選項(xiàng)。目前，最新版 Altium Designer 可提供 Xilinx Spartan®-6 器件系列的全面支持。 　　電子設(shè)計(jì)人員可針對(duì)首選 的FPGA(目前，Altium Designer 可支持 60 多款 FPGA產(chǎn)品)，或各種備選解決方案，采用 Altium Designer 對(duì)其性能、功耗以及其它設(shè)計(jì)參數(shù)進(jìn)行比較。進(jìn)而獲得高度的設(shè)計(jì)靈活性，不必再為必須選擇多個(gè)廠商的開發(fā)軟件而困擾。電子產(chǎn)品設(shè)計(jì)人員在開發(fā)過程中，無需大量軟硬件的重復(fù)設(shè)計(jì)
  • 關(guān)鍵字： Altium  Spartan  FPGA   

基于DSP+FPGA+ASIC的實(shí)時(shí)圖像處理系統(tǒng)

  • 隨著紅外焦平面陣列技術(shù)的快速發(fā)展，紅外成像系統(tǒng)實(shí)現(xiàn)了高幀頻、高分辨率、高可靠性及微型化，在目標(biāo)跟蹤、智能交通監(jiān)控中得到了越來越多的應(yīng)用，并向更加廣泛的軍事及民用領(lǐng)域擴(kuò)展。
  • 關(guān)鍵字： DSP  FPGA  ASIC  

基于FPGA的SoftSerdes設(shè)計(jì)與實(shí)現(xiàn)

  • 引言 在高速源同步應(yīng)用中，時(shí)鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時(shí)鐘恢復(fù)方法是利用數(shù)字時(shí)鐘模塊(DCM、)產(chǎn)生的多相位時(shí)鐘對(duì)輸入的數(shù)據(jù)進(jìn)行過采樣。但是由于DCM的固有抖動(dòng)，在頻率很高時(shí)，利用DCM作為一種數(shù)據(jù)恢復(fù)的
  • 關(guān)鍵字： SoftSerdes  FPGA    

基于高端FPGA的IC驗(yàn)證平臺(tái)的PI分析

  • 1 引言
    大多數(shù)非FPGA類型的、高密度IC(如CPU)對(duì)去耦電容都有非常明確的要求。由于這些器件僅為執(zhí)行特定的任務(wù)而設(shè)計(jì)，所以其電源電流需求是固定的，僅在一定范圍內(nèi)有所波動(dòng)。 然而，F(xiàn)PGA不具備這種
  • 關(guān)鍵字： FPGA  分析    

借助物理綜合提高FPGA設(shè)計(jì)效能

  • 借助物理綜合提高FPGA設(shè)計(jì)效能,隨著FPGA密度的增加，系統(tǒng)設(shè)計(jì)人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì)，從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求――需要在無線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能，或者通過把兩種芯片功能合
  • 關(guān)鍵字： 設(shè)計(jì)  效能  FPGA  提高  物理  綜合  借助  

基于DSP并聯(lián)有源電力濾波器的研究

  • 隨著電力電子技術(shù)的迅猛發(fā)展，電力系統(tǒng)中非線性負(fù)荷大量增加，各種非線性和時(shí)變性電子裝置如逆變器、整流器及各種開關(guān)電源的應(yīng)用越來越廣泛，由此帶來的諧波和無功問題日益嚴(yán)重。采用電力濾波裝置就近吸收非線性
  • 關(guān)鍵字： 濾波器  研究  電力  有源  DSP  基于  

雷達(dá)視頻積累算法在FPGA上的實(shí)現(xiàn)


  • 1 引 言由于雷達(dá)所處的環(huán)境的復(fù)雜性，除了地物、云雨、鳥群等干擾外，還可能來自臨近的雷達(dá)異步干擾、電臺(tái)干擾等。所有的干擾，經(jīng)過接收機(jī)進(jìn)入信號(hào)處理機(jī)，雖然經(jīng)過了中頻信號(hào)的處理，但還可能有殘余。因
  • 關(guān)鍵字： FPGA  雷達(dá)視頻  積累  算法    

FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用設(shè)計(jì)

  • 0引言傳統(tǒng)氣體壓力測(cè)量?jī)x器的傳感器部分與數(shù)據(jù)采集系統(tǒng)是分離的，抗干擾的能力較差，并且通常被測(cè)對(duì)...
  • 關(guān)鍵字： FPGA  智能壓力傳感器系統(tǒng)  

基于FPGA的智能溫度采集控制器

  • 摘要：溫度的監(jiān)測(cè)與控制，對(duì)于工業(yè)生產(chǎn)的發(fā)展有著非常重要的意義。分析并設(shè)計(jì)了基于數(shù)字化一線總線技術(shù)的智能溫度測(cè)控系統(tǒng)。本系統(tǒng)采用FPGA實(shí)現(xiàn)一個(gè)溫度采集控制器，用于傳感器和上位機(jī)的連接，并采用微軟公司的Visu
  • 關(guān)鍵字： 一線總線  異步通訊  FPGA  MSCOMM  

采用FPGA和DSP直接控制硬盤實(shí)現(xiàn)存儲(chǔ)控制的方法

  • 摘 要 介紹了采用FPGA和DSP直接控制硬盤進(jìn)行數(shù)據(jù)存儲(chǔ)的方法，并采用一片F(xiàn)IFO作為數(shù)據(jù)緩存，能夠滿足80Khz數(shù)據(jù)采樣率系統(tǒng)的存盤要求。 關(guān)鍵詞 FPGA；DSP；硬盤；數(shù)據(jù)存儲(chǔ) 1　引言 數(shù)據(jù)存儲(chǔ)是數(shù)據(jù)采集過程中
  • 關(guān)鍵字： FPGA  DSP  直接控制  硬盤    

DSP和小波變換在配電網(wǎng)接地選線中的應(yīng)用

  • DSP和小波變換在配電網(wǎng)接地選線中的應(yīng)用, 摘要：本文應(yīng)用小波包良好的頻域分頻特性，以適當(dāng)頻率帶寬對(duì)配電網(wǎng)發(fā)生單相接地故障后暫態(tài)電氣量進(jìn)行分解，得到其在不同頻段下的輸出。對(duì)于中性點(diǎn)接地方式不同的配電網(wǎng),按照能量的觀點(diǎn),選擇不同的頻段，利用波形
  • 關(guān)鍵字： 接地  應(yīng)用  電網(wǎng)  變換  小波  DSP  

利用基于SystemC/TLM的方法學(xué)進(jìn)行IP開發(fā)和FPGA建模

  • 隨著系統(tǒng)級(jí)芯片技術(shù)的出現(xiàn)，設(shè)計(jì)規(guī)模正變得越來越大，因而變得非常復(fù)雜，同時(shí)上市時(shí)間也變得更加苛刻。通常RTL已經(jīng)不足以擔(dān)當(dāng)這一新的角色。上述這些因素正驅(qū)使設(shè)計(jì)師開發(fā)新的方法學(xué)，用于復(fù)雜IP(硬件和軟件)以及復(fù)雜
  • 關(guān)鍵字： SystemC  FPGA  TLM  IP開發(fā)    

在DSP處理器上并行實(shí)現(xiàn)ATR算法

  • 在DSP處理器上并行實(shí)現(xiàn)ATR算法, 自動(dòng)目標(biāo)識(shí)別（ATR）算法通常包括自動(dòng)地對(duì)目標(biāo)進(jìn)行檢測(cè)、跟蹤、識(shí)別和選擇攻擊點(diǎn)等算法。戰(zhàn)場(chǎng)環(huán)境的復(fù)雜性和目標(biāo)類型的不斷增長(zhǎng)使ATR算法的運(yùn)算量越來越大，因此ATR算法對(duì)微處理器的處理能力提出了更高的要求。由于
  • 關(guān)鍵字： ATR  算法  實(shí)現(xiàn)  并行  處理器  DSP  

基于FPGA的可層疊組合式SoC原型系統(tǒng)設(shè)計(jì)

  • 為解決單片F(xiàn)PGA無法滿足復(fù)雜SoC原型驗(yàn)證所需邏輯資源的問題，設(shè)計(jì)了一種可層疊組合式超大規(guī)模SoC驗(yàn)證系統(tǒng)。該系統(tǒng)采用了模塊化設(shè)計(jì)，通過互補(bǔ)連接器和JTAG控制電路，支持最多5個(gè)原型模塊的層疊組合,最多可提供2 500萬門邏輯資源。經(jīng)本系統(tǒng)驗(yàn)證的地面數(shù)字電視多媒體廣播基帶調(diào)制芯片(BHDTMBT1006)已成功流片。
  • 關(guān)鍵字： FPGA  SoC  層疊  組合式    
共9914條 476/661 |‹ « 474 475 476 477 478 479 480 481 482 483 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473