首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

基于FPGA的雙口RAM與PCI9O52接口設(shè)計(jì)

  • 摘要：為了解決PCI9052和雙口RAM之間讀寫時(shí)序不匹配的問題，本設(shè)計(jì)采用可編程器件來實(shí)現(xiàn)它們之間的接口電路。此電路可以使系統(tǒng)更加緊湊。核心邏輯部分采用有限狀態(tài)機(jī)實(shí)現(xiàn)，使控制邏輯直觀簡(jiǎn)單，提高了設(shè)計(jì)效率。
    通
  • 關(guān)鍵字： FPGA  PCI9  RAM  PCI    

一種基于FPGA技術(shù)的智能導(dǎo)盲犬設(shè)計(jì)

  • 引言隨著信息化和數(shù)字化的發(fā)展，現(xiàn)在社會(huì)中人們的生活變得更加豐富多彩，生活更加便利。但是有一種...
  • 關(guān)鍵字： FPGA  智能導(dǎo)盲犬  

ADI推出SHARC DSP產(chǎn)品組合

  • 　　Analog Devices, Inc.，全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商，最新推出32位浮點(diǎn)數(shù)字信號(hào)處理器SHARC產(chǎn)品組合的最新成員——SHARC 2148x及SHARC 2147x系列。 高性能SHARC 2148x及低功耗SHARC 2147x系列處理器憑借集成高達(dá)5Mb 的存儲(chǔ)器，為各種應(yīng)用提高了單芯片、浮點(diǎn)信號(hào)處理精度，并為便攜式設(shè)備實(shí)現(xiàn)了高端系統(tǒng)功能。 通過SHARC 2148x及SHARC 2147x處理器，設(shè)計(jì)師可以利用端到端 SHARC 系列的代碼兼容
  • 關(guān)鍵字： ADI  DSP  SHARC  

甚于ARM和FPGA的全彩獨(dú)立視頻LED系統(tǒng)

  • 目前，顯示屏按數(shù)據(jù)的傳輸方式主要有兩類:一類是采用與計(jì)算機(jī)顯示同一內(nèi)容的實(shí)時(shí)視頻屏;另一類為通過USB、以太網(wǎng)等通信手段把顯示內(nèi)容發(fā)給顯示屏的獨(dú)立視頻源顯示屏，若采用無線通信方式，還可以隨時(shí)更新顯示內(nèi)容，靈
  • 關(guān)鍵字： 視頻  LED  系統(tǒng)  獨(dú)立  全彩  ARM  FPGA  甚于  

基于IPTV系統(tǒng)中的FPGA供電問題解

  • IPTV視頻廣播中采用FPGA作為編碼和解碼平臺(tái)的好處是明顯的。然而，為FPGA供電可能是一個(gè)挑戰(zhàn)，而采用根據(jù)電源要求設(shè)計(jì)的專用電源管理器件，如MIC68200，將極大地縮短新系統(tǒng)的上市時(shí)間。
  • 關(guān)鍵字： 供電  問題  FPGA  系統(tǒng)  IPTV  基于  通信協(xié)議  

CEVA發(fā)布針對(duì)6Gbps固態(tài)硬盤應(yīng)用的SATA3.0 IP

  • 　　全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán) (SIP) 平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布提供CEVA-SATA3.0設(shè)備控制器IP。基于與固態(tài)硬盤 (SSD) 客戶廣泛的合作經(jīng)驗(yàn)，CEVA公司已經(jīng)提升其SATA設(shè)備控制器IP性能，提供 6Gbps 線路速率 (line rate) 以實(shí)現(xiàn)更快的數(shù)據(jù)傳輸，使得吞吐量較上代產(chǎn)品提高一倍。該IP已經(jīng)授權(quán)予一家領(lǐng)先的閃存半導(dǎo)體制造商，用于其未來的固態(tài)硬盤設(shè)計(jì)中。 　　CEVA-SATA3.0 IP 采用最新的原生指令排序 (Native Co
  • 關(guān)鍵字： CEVA  固態(tài)硬盤  DSP  

基于ADSP-BF561的車輛輔助駕駛系統(tǒng)硬件設(shè)計(jì)

FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

  • FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì),摘要：設(shè)計(jì)基于FPGA的IP-BX電話應(yīng)用系統(tǒng)，用于傳統(tǒng)的電話網(wǎng)絡(luò)(PSTN)與PC機(jī)之間的接口連接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，為基于FPGA的嵌入式系統(tǒng)與PC機(jī)之間提供數(shù)據(jù)和命令通道，從
  • 關(guān)鍵字： 接口  設(shè)計(jì)  USB  系統(tǒng)  嵌入式  FPGA  

DSP實(shí)現(xiàn)3G LTE應(yīng)用技術(shù)簡(jiǎn)介

  • DSP實(shí)現(xiàn)3G LTE應(yīng)用技術(shù)簡(jiǎn)介,3G LTE是第三代伙伴計(jì)劃(3GPP)的一個(gè)高級(jí)標(biāo)準(zhǔn)，為廣域網(wǎng)提供下一代寬帶無線技術(shù)。 與以前各階段的3GPP相比，3G LTE的目標(biāo)是更高的吞吐量、更低的時(shí)延以及高效的IP回程，提供一種新的可以大規(guī)模部署的移動(dòng)網(wǎng)絡(luò)技術(shù)，預(yù)
  • 關(guān)鍵字： 應(yīng)用技術(shù)  簡(jiǎn)介  LTE  3G  實(shí)現(xiàn)  DSP  

FPGA 協(xié)處理的進(jìn)展

  • 對(duì)許多包含并行性或可流水化的算法而言，由于裕量連接帶寬可實(shí)現(xiàn)用戶自定義的數(shù)據(jù)通路，這樣，邏輯可在一個(gè)時(shí)鐘周期內(nèi)訪問存儲(chǔ)器或訪問另一個(gè)邏輯塊的結(jié)果，從而使FPGA的持續(xù)性能可接近峰值性能。由于固定架構(gòu)具備預(yù)先確定的用以實(shí)現(xiàn)不同功能的邏輯塊集合，所以可以為FPGA配置支持某種給定算法的最優(yōu)邏輯函數(shù)比例來實(shí)現(xiàn)器件資源的最佳利用。




  • 關(guān)鍵字： 進(jìn)展  處理  FPGA  交換  

基于高速幀同步和相位模糊估計(jì)法的FPGA實(shí)現(xiàn)

Altera Stratix IV GT FPGA與QSFP實(shí)現(xiàn)互操作性

  • 　　Altera 公司今天宣布其Stratix® IV GT FPGA 實(shí)現(xiàn)了與Avago公司 的 40G 四通道小型可插拔 (QSFP) 光學(xué)模塊的互操作性。QSFP 光學(xué)模塊在單條光纖電纜鏈路上數(shù)據(jù)速率為 40-Gbps。利用 Stratix IV GT FPGA 中特有的 11.3-Gbps 嵌入式收發(fā)器，設(shè)計(jì)人員現(xiàn)在可以運(yùn)用 FPGA 的靈活性和性能優(yōu)勢(shì)在其線卡中將 40G QSFP 光學(xué)模塊橋接到其它器件，從而增加總系統(tǒng)帶寬。 　　QSFP 是一些計(jì)算及電信應(yīng)用中使用的高性能交換機(jī)、路
  • 關(guān)鍵字： Altera  FPGA  Stratix  QSFP  

基于FPGA的DDS設(shè)計(jì)

  • 摘要：利用現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)并實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)。結(jié)合DDS的結(jié)構(gòu)和原理，給出系統(tǒng)設(shè)計(jì)方法，并推導(dǎo)得到參考頻率與輸出頻率間的關(guān)系。DDS具有高穩(wěn)定度，高分辨率和高轉(zhuǎn)換速度，同時(shí)利用Ahera公司
  • 關(guān)鍵字： FPGA  DDS    

基于FPGA的時(shí)間間隔測(cè)量模塊設(shè)計(jì)

  • 摘要：介紹一種基于FPGA技術(shù)的時(shí)間間隔測(cè)量方法，通過分析FPGA的主要技術(shù)優(yōu)勢(shì)及其在工業(yè)控制領(lǐng)域中所處的重要地位，給出設(shè)計(jì)時(shí)間間隔測(cè)量模塊所選用的FPGA器件并進(jìn)行硬件設(shè)計(jì)，以及所選用的軟件并進(jìn)行軟件設(shè)計(jì)。描述
  • 關(guān)鍵字： FPGA  時(shí)間間隔測(cè)量  模塊設(shè)計(jì)    

基于雙DSP的大功率變流器通用控制平臺(tái)的設(shè)計(jì)

  • 基于雙DSP的大功率變流器通用控制平臺(tái)的設(shè)計(jì), 摘要：介紹一種大功率變流器通用控制平臺(tái)，是以TMS320C6713B為浮點(diǎn)算法運(yùn)算核，TMS320F2812為系統(tǒng)定點(diǎn)控制核的雙DSP的控制系統(tǒng)架構(gòu)。詳細(xì)分析該系統(tǒng)設(shè)計(jì)各模塊硬件電路和軟件程序設(shè)計(jì)。該系統(tǒng)控制平臺(tái)運(yùn)算性能強(qiáng)，
  • 關(guān)鍵字： 控制  平臺(tái)  設(shè)計(jì)  通用  變流器  DSP  大功率  基于  
共9914條 462/661 |‹ « 460 461 462 463 464 465 466 467 468 469 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473