首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

Altera Stratix V FPGA提供RLDRAM 3存儲(chǔ)器支持

  •   Altera公司今天發(fā)布Stratix® V系列FPGA,適用于支持Micron技術(shù)公司的下一代低延時(shí)DRAM (RLDRAM® 3存儲(chǔ)器)。Stratix V FPGA采用新的存儲(chǔ)器體系結(jié)構(gòu),降低延時(shí),高效實(shí)現(xiàn)FPGA業(yè)界最好的系統(tǒng)性能。Stratix V FPGA為網(wǎng)絡(luò)設(shè)備生產(chǎn)商提供存儲(chǔ)器接口解決方案,支持在互聯(lián)網(wǎng)上迅速有效的傳送視頻、語(yǔ)音和數(shù)據(jù)。   Micron公司業(yè)務(wù)開發(fā)高級(jí)經(jīng)理Bruce Franklin表示:“Micron的下一代RLDRAM 3存儲(chǔ)器專門設(shè)
  • 關(guān)鍵字: Altera  Stratix  FPGA  

2010 TI 亞洲技術(shù)研討會(huì)開幕

  •   2010年8月4日,深圳訊,德州儀器 (TI) 2010亞洲技術(shù)研討會(huì) (TI Asia Technology Days 2010)中國(guó)區(qū)分會(huì)在深圳開幕。為期一天的研討會(huì)不僅提供了超過(guò) 30堂覆蓋電源供應(yīng)設(shè)計(jì)、模擬設(shè)計(jì)、微控制器 (MCU)、微處理器 (MPU) 和數(shù)字信號(hào)處理器 (DSP) 等方面的技術(shù)與應(yīng)用解決方案演講,還提供了超過(guò)30個(gè)產(chǎn)品和應(yīng)用的展示供與會(huì)嘉賓體驗(yàn)最新的技術(shù)與創(chuàng)新。除深圳外,此次 TI 亞洲技術(shù)研討會(huì),還將分別于8月6日、8月9日在上海和北京舉行。   已舉辦多年的TI 技術(shù)
  • 關(guān)鍵字: TI  MCU  MPU  DSP  

基于DSP的語(yǔ)音識(shí)別計(jì)算器設(shè)計(jì)

  • 摘要:為解決特殊群體使用計(jì)算器困難的問(wèn)題,設(shè)計(jì)了一種基于TMS320VC5509 DSP的可語(yǔ)音識(shí)別的計(jì)算器系統(tǒng)。該計(jì)算器系統(tǒng)的核心是采用HMM算法建立語(yǔ)音識(shí)別模型。通過(guò)對(duì)實(shí)時(shí)語(yǔ)音信號(hào)(數(shù)字、運(yùn)算符號(hào)等語(yǔ)音)進(jìn)行處理,將得
  • 關(guān)鍵字: 計(jì)算器  設(shè)計(jì)  識(shí)別  語(yǔ)音  DSP  基于  DSP  

基于FPGA的IRIG-B(DC)碼產(chǎn)生電路設(shè)計(jì)

  • 摘要:提出了一種IRIG-B(DC)碼產(chǎn)生電路的設(shè)計(jì)方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段數(shù)碼管、晶體振蕩器和MAX3232E等器件構(gòu)成硬件電路、使用VHDL語(yǔ)言設(shè)計(jì)IRIG-B直流時(shí)間碼的軟件。為了設(shè)置和
  • 關(guān)鍵字: IRIG-B  FPGA  DC  產(chǎn)生電路    

基于FPGA的PCI硬件加解密卡設(shè)計(jì)

  • 摘要:提出一種基于FPGA的PCI硬件加解密卡的設(shè)計(jì)方案,用硬件加解密取代了傳統(tǒng)的軟件加解密,將加解密模塊和PCI接口模塊集成在一個(gè)FPGA芯片內(nèi)實(shí)現(xiàn)。分析了PCI加解密卡的軟硬件的結(jié)構(gòu)和原理,詳細(xì)介紹了DESX加解密算法
  • 關(guān)鍵字: FPGA  PCI  硬件  加解密    

基于CPLD/FPGA的CMI編碼設(shè)計(jì)與實(shí)現(xiàn)

  • 根據(jù)CMI碼的特性,介紹了一種新的編程思路實(shí)現(xiàn)CMI編碼,在Max+PlusⅡ開發(fā)平臺(tái)上使用VHDL編程實(shí)現(xiàn)CMI編碼,并得到仿真波形。實(shí)驗(yàn)結(jié)果表明,這種編程思路簡(jiǎn)單、清晰。在產(chǎn)生7位偽隨機(jī)序列的前提下,分別對(duì)“O”,“1”進(jìn)行編碼。這種思路為其他碼型設(shè)計(jì)提供了參考。
  • 關(guān)鍵字: CPLD  FPGA  CMI  編碼    

高速移動(dòng)下OFDM均衡器的FPGA實(shí)現(xiàn)

  • 在高速移動(dòng)下,OFDM系統(tǒng)載波間正交性被破壞,出現(xiàn)載波間干擾(ICI),嚴(yán)重影響系統(tǒng)性能,必須采用適當(dāng)?shù)木饧夹g(shù)以補(bǔ)償ICI。為了保證通信的有效性和實(shí)時(shí)性要求,使用FPGA實(shí)現(xiàn)了一種低復(fù)雜度的最小均方誤差(MMSE)OFDM均衡器算法。在ISE軟件平臺(tái)上使用Verilog語(yǔ)言編寫程序,并在Xilinx公司Virtex-2實(shí)驗(yàn)板(XC2V930芯片)上對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。
  • 關(guān)鍵字: OFDM  FPGA  移動(dòng)  均衡器    

基于FPGA的可調(diào)信號(hào)發(fā)生器

  • 摘要:基于FPGA的應(yīng)用技術(shù),采用Altera公司DE2-70開發(fā)板的CycloneⅡ系列EP2C70作為核心器件,設(shè)計(jì)了一種基于FPGA的新型可調(diào)信號(hào)發(fā)生器。通過(guò)QuartusⅡ軟件及Vetilog HDL編程語(yǔ)言設(shè)計(jì)LPM_ROM模塊定制數(shù)據(jù)ROM,并通過(guò)地
  • 關(guān)鍵字: FPGA  信號(hào)發(fā)生器    

基于FPGA芯片控制全彩LED大屏幕圖像顯示系統(tǒng)系統(tǒng)設(shè)計(jì)

  • 隨著數(shù)字技術(shù)的飛速發(fā)展,各種數(shù)字顯示屏也隨即涌現(xiàn)出來(lái)有l(wèi)ed、LCD、DLP等,各種數(shù)字大屏幕的控制系統(tǒng)多種多樣,有用ARM+FPGA脫機(jī)控制系統(tǒng),也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機(jī)控制系統(tǒng),在這里我們講述一種不僅
  • 關(guān)鍵字: 圖像  顯示系統(tǒng)  系統(tǒng)  設(shè)計(jì)  大屏幕  LED  FPGA  芯片  控制  

使用用CPLD和Flash實(shí)現(xiàn)FPGA的配置

  • 電子設(shè)計(jì)自動(dòng)化EDA(ElectronicDesignAutomation)是指以計(jì)算機(jī)為工作平臺(tái),以EDA軟件為開發(fā)環(huán)境,以硬件描...
  • 關(guān)鍵字: CPLD  FPGA  Flash  RAM  EDA  VHDL  

基于PM3388和FPGA的網(wǎng)絡(luò)接口的研究設(shè)計(jì)

  • 本文根據(jù)十接口千兆以太網(wǎng)線路接口卡設(shè)計(jì)的功能需求和性能需求,按照數(shù)據(jù)處理流程劃分功能模塊,以PM3388作...
  • 關(guān)鍵字: FPGA  PM3388  網(wǎng)絡(luò)接口  IPv6  

水下激光成像距離選通同步控制電路設(shè)計(jì)

  • 摘要:在水下激光成像系統(tǒng)中,由于復(fù)雜的水下環(huán)境對(duì)激光傳輸?shù)挠绊戄^大,為了更加有效地實(shí)現(xiàn)距離選通功能,該同步控制電路的設(shè)計(jì)選用高性能的Altera Stratix III系列的FPGA。電路分為距離延遲和門延遲2個(gè)模塊,創(chuàng)新地
  • 關(guān)鍵字: 控制  電路設(shè)計(jì)  同步  距離  激光  成像  FPGA  

基于NiosⅡ的SD卡驅(qū)動(dòng)程序開發(fā)

  • 基于NiosⅡ的SD卡驅(qū)動(dòng)程序開發(fā),摘要:提出一種在FPGA NiosⅡ軟核處理器下SD卡驅(qū)動(dòng)設(shè)計(jì)的方法。采用Altera公司的FPGA可編程邏輯器件,構(gòu)建了NiosⅡ軟核處理器平臺(tái),并在此之上實(shí)現(xiàn)了SD卡的驅(qū)動(dòng)設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明:設(shè)計(jì)提高了FPGA系統(tǒng)的設(shè)計(jì)靈活度,
  • 關(guān)鍵字: 程序開發(fā)  驅(qū)動(dòng)  SD  Nios  基于  FPGA  ARM  

DSP處理器電源設(shè)計(jì)

  •  為復(fù)雜的DSP處理器設(shè)計(jì)良好的電源是非常重要的。良好的電源應(yīng)有能力應(yīng)付動(dòng)態(tài)負(fù)載切換并可以控制在高速處理器設(shè)計(jì)中存在的噪聲和串?dāng)_。DSP處理器中的不斷變化的瞬態(tài)是由高開關(guān)頻率和轉(zhuǎn)進(jìn)/轉(zhuǎn)出低功耗模式造成的。依賴
  • 關(guān)鍵字: 設(shè)計(jì)  電源  處理器  DSP  
共9914條 443/661 |‹ « 441 442 443 444 445 446 447 448 449 450 » ›|

dsp+fpga介紹

您好,目前還沒(méi)有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條,闡述對(duì)dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473