首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

基于ARM7和CPLD的數(shù)字公交站亭系統(tǒng)設(shè)計(jì)

  • 基于ARM7和CPLD的數(shù)字公交站亭系統(tǒng)設(shè)計(jì), 摘要：提出了一種基于ARM7 和CPLD 架構(gòu)的數(shù)字公交站亭系統(tǒng)。系統(tǒng)通過GPRS 模塊與公交控制中心實(shí)時(shí)通信，使用CA 認(rèn)證保證通信的安全性，采用兩塊SRAM 組成具有“乒乓邏輯”的高速緩存確保顯示數(shù)據(jù)的連續(xù)性
  • 關(guān)鍵字： ARM  DSP  CPLD  

基于FPGA的音樂播放控制電路設(shè)計(jì)

  • 基于FPGA的音樂播放控制電路設(shè)計(jì),　　隨著電子技術(shù)發(fā)展，電子電路的形式趨向復(fù)雜化，面對(duì)這一狀況，人們已經(jīng)清醒地認(rèn)識(shí)到，要分析和設(shè)計(jì)復(fù)雜的電子系統(tǒng)人工的方法已不適用。依靠傳統(tǒng)的實(shí)驗(yàn)教學(xué)已遠(yuǎn)不能滿足社會(huì)對(duì)高新技術(shù)人才的培養(yǎng)需要。本文就一個(gè)
  • 關(guān)鍵字： 控制  電路設(shè)計(jì)  播放  音樂  FPGA  基于  

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)

  • 基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì),　面對(duì)似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來部署系統(tǒng)日益重要的外部 I/O 接口，這點(diǎn)絲毫不足為奇。FPGA 可提供大量可配置的 I/O，能在適當(dāng) IP 基礎(chǔ)上支持幾乎無限多種高度復(fù)雜的 I/O
  • 關(guān)鍵字： I/O  設(shè)計(jì)  夾層  FPGA  FMC  標(biāo)準(zhǔn)  基于  

如何實(shí)現(xiàn)FPGA到DDR3 SDRAM存儲(chǔ)器的連接

  • 采用90nm工藝制造的DDR3 SDRAM存儲(chǔ)器架構(gòu)支持總線速率為600 Mbps-1.6 Gbps (300-800 MHz)的高帶寬，工作電壓低至1.5V，因此功耗小，存儲(chǔ)密度更可高達(dá)2Gbits。該架構(gòu)無疑速度更快，容量更大，單位比特的功耗更低，但問
  • 關(guān)鍵字： SDRAM  FPGA  DDR3  存儲(chǔ)器    

基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計(jì)

  • 摘 要： 基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)了一個(gè)適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器（VB-DDC）。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn)，實(shí)現(xiàn)了對(duì)輸入中頻信號(hào)的高效高速處理，同
  • 關(guān)鍵字： FPGA  寬帶數(shù)字  接收機(jī)  帶寬    

基于FPGA和IP Core的定制緩沖管理的實(shí)現(xiàn)

  • 隨著通信協(xié)議的發(fā)展及多樣化，協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面，普遍采用現(xiàn)有的商用芯片NP(Network Processor，網(wǎng)絡(luò)處理器)來完成，流量管理部分需要根據(jù)系統(tǒng)的需要進(jìn)行定制或采用商用芯片來完成。在很多情況下NP
  • 關(guān)鍵字： FPGA  Core  定制    

基于閃爍存儲(chǔ)器的DSP并行引導(dǎo)裝載方法

  • 基于閃爍存儲(chǔ)器的DSP并行引導(dǎo)裝載方法,TMS3.0VC5409 是TI公司推出的第一代的高性能、低價(jià)位、低功耗數(shù)字信號(hào)處理器（DSP）。與現(xiàn)在流行的TMS320C5409相比，性能提高了60%，功耗效率提高了 50%。它的應(yīng)用對(duì)象大多是要求能脫機(jī)運(yùn)行的內(nèi)嵌式系統(tǒng)，如機(jī)頂盒（
  • 關(guān)鍵字： 引導(dǎo)  裝載  方法  并行  DSP  閃爍  存儲(chǔ)器  基于  

DSP在交流異步電動(dòng)機(jī)變頻調(diào)速中的應(yīng)用

  • DSP在交流異步電動(dòng)機(jī)變頻調(diào)速中的應(yīng)用, 目前交流調(diào)速電氣傳動(dòng)已經(jīng)成為電氣調(diào)速傳動(dòng)的主流。隨著現(xiàn)代交流電機(jī)調(diào)速控制理論的發(fā)展和電力電子裝置功能的完善，特別是微型計(jì)算機(jī)及大規(guī)模集成電路的發(fā)展，交流電機(jī)調(diào)速取得了突破性的進(jìn)展?！　『銐侯l比(U／F=常
  • 關(guān)鍵字： 應(yīng)用  變頻調(diào)速  異步電動(dòng)機(jī)  交流  DSP  

基于ARM的可定制MCU可承擔(dān)FPGA的工作

  • 基于ARM的可定制MCU可承擔(dān)FPGA的工作,如今的產(chǎn)品生命周期可能短至六個(gè)月，因此在這種情況下要想取得定制ASIC的低成本、低功耗和高性能優(yōu)勢(shì)幾乎是不可能的。定制ASIC的設(shè)計(jì)周期通常要一年左右，這通常要比終端產(chǎn)品的生命周期還要長(zhǎng)。另外，標(biāo)準(zhǔn)單元ASIC還
  • 關(guān)鍵字： ARM  MCU  FPGA  

音頻信號(hào)采集與AGC算法的DSP設(shè)計(jì)方案

  • 過去，對(duì)大音頻信號(hào)采用限幅方式，即對(duì)大信號(hào)進(jìn)行限幅輸出，小信號(hào)不予處理。這樣，仍然存在音頻信號(hào)過小時(shí)，用戶自行調(diào)節(jié)音量，也會(huì)影響用戶的收聽效果。隨著電子技術(shù)，計(jì)算機(jī)技術(shù)和通信技術(shù)的迅猛發(fā)展，數(shù)字信號(hào)處
  • 關(guān)鍵字： DSP  設(shè)計(jì)  方案  算法  AGC  信號(hào)  采集  音頻  

基于FPGA的DDFS與DDWS兩種實(shí)現(xiàn)方式

  • DDS(DirectDigitalFreqiaencySynthesizers)廣泛應(yīng)用于雷達(dá)系統(tǒng)、數(shù)字通信、電子對(duì)抗、電子測(cè)量等民...
  • 關(guān)鍵字： DDFS  DDWS  FPGA  

基于FPGA原型的GPS基帶驗(yàn)證系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

  • 隨著SoC設(shè)計(jì)復(fù)雜度的提高，驗(yàn)證所需時(shí)間已經(jīng)占到整個(gè)設(shè)計(jì)周期的70%以上，如何減少驗(yàn)證時(shí)間成為一個(gè)十分重要...
  • 關(guān)鍵字： GPS  基帶驗(yàn)證系統(tǒng)  FPGA  SoC  

FPGA與MCU/模擬技術(shù)整合提速

  • 　　繼賽靈思今年年初發(fā)布了與ARM的合作計(jì)劃之后，Altera近日發(fā)布了與ARM、英特爾等的合作計(jì)劃，Actel則被模擬/混合信號(hào)公司Microsemi收購(gòu)，這一系列事件都預(yù)示著在微控制器、模擬IC和FPGA領(lǐng)域正出現(xiàn)一些多層次的整合趨勢(shì)。針對(duì)這些整合趨勢(shì)，F(xiàn)PGA業(yè)內(nèi)的另一些企業(yè)如Lattice、SiliconBlue、Acrhonix、Quicklogic和InPa未來會(huì)如何? 　　
  • 關(guān)鍵字： ARM  FPGA  MCU  

英特爾也要跨足晶圓代工

  • 　　英特爾將與臺(tái)積電可程序邏輯門陣列(FPGA)客戶Achronix簽訂22納米晶圓代工合約，這是英特爾首度跨足晶圓代工市場(chǎng)，市場(chǎng)解讀英特爾此舉挑戰(zhàn)臺(tái)積電晶圓代工龍頭地位意圖已十分明顯。 　
  • 關(guān)鍵字： 英特爾  晶圓代工  FPGA  
共9913條 424/661 |‹ « 422 423 424 425 426 427 428 429 430 431 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473