首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

dsp+fpga 文章 最新資訊

基于NiosⅡ的1553B總線通訊模塊設計與開發(fā)

  • 　　自2005年9月LXI總線推出以來，已經(jīng)顯示出其組建測試系統(tǒng)的眾多優(yōu)點?；贚XI總線組建測試系統(tǒng)具有易于使用、靈活性高、模塊化和可擴縮性、實現(xiàn)更快的系統(tǒng)吞吐率、可分布式應用、長壽命、低成本、通過IEEE1588時鐘同步、機架空間小、合成儀器等諸多優(yōu)點。 　　1553B總線的全名為“時分制指令/響應式多路傳輸數(shù)據(jù)總線”，國內(nèi)多型戰(zhàn)斗機、軍艦等武器平臺都采用其作為傳輸總線。因此研制基于LXI總線的1553B通訊模塊，不僅能滿足多型武器裝備對1553B總線的測試需求，也對LXI總
  • 關鍵字： NiosⅡ  1553B  FPGA  

晶振的作用—有用就是任性

  • 1. 晶振的作用--晶振的基本概念 　　晶振是電路中常用用的時鐘元件，全稱是叫晶體震蕩器，它是利用具有壓電效應的石英晶體片制成的。其作用在于產(chǎn)生原始的時鐘頻率，這個頻率經(jīng)過頻率發(fā)生器的放大或縮小后就成了電腦中各種不同的總線頻率。由于石英諧振器具有體積小、重量輕、可靠性高、頻率穩(wěn)定度高等優(yōu)點，被應用于家用電器和通信設備中。石英諧振器因具有極高的頻率穩(wěn)定性，故主要用在要求頻率十分穩(wěn)定的振蕩電路中作諧振元件。 2. 晶振的作用--晶振的符號表示 　　晶振在結(jié)構(gòu)上分為兩只腳的晶振和三只腳的晶振，它們在電
  • 關鍵字： 晶振  DSP  datasheet  晶振的作用  

京微雅格FPGA的仿真方法

  • 　　京微雅格是世界上除美國硅谷以外唯一自主研發(fā)并成功量產(chǎn)現(xiàn)場可編程邏輯(FPGA)芯片的公司，目前擁有數(shù)百項技術專利和近百款產(chǎn)品。目前，已經(jīng)有越來越多的用戶都開始使用國產(chǎn)FPGA來做自己的設計，然而在FPGA的開發(fā)過程中，免不了要對設計進行仿真。京微雅格的FPGA是支持在modelsim中進行仿真的。 　　京微雅格的FPGA需要在Primace軟件中進行開發(fā)，為了便于客戶進行仿真設計，在Primace5.0及以上版本都支持在工程中直接調(diào)用仿真工具Modelsim。同時，也支持在modelsim中直接進行
  • 關鍵字： 京微雅格  FPGA  仿真  

上海盈方微電子獲得CEVA-TeakLite-4 音頻/語音DSP內(nèi)核授權(quán)許可

  • 　　全球領先的硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布，上海盈方微電子(Shanghai InfoTM Microelectronics)已經(jīng)獲得CEVA-TeakLite-4 DSP授權(quán)許可，在面向智能手機、平板電腦和其它移動設備的下一代應用處理器中支持先進的音頻功能。 　　上海盈方微電子產(chǎn)品總監(jiān)Kurt Zhang介紹說：“經(jīng)過詳細的篩選過程，CEVA-TeakLite-4 DSP證明是實現(xiàn)下一代應用處理器所需高性能音頻處理功能的最低功耗
  • 關鍵字： DSP  CEVA  內(nèi)核  

利用Spartan-3 FPGA實現(xiàn)高性能DSP功能

  • 　　Spartan-3 FPGA能以突破性的價位點實現(xiàn)嵌入式DSP功能。本文闡述了Spartan-3 FPGA針對DSP而優(yōu)化的特性，并通過實現(xiàn)示例分析了它們在性能和成本上的優(yōu)勢。 　　所有低成本的FPGA都以頗具吸引力的價格提供基本的邏輯性能，并能滿足廣泛的多用途設計需求。然而，當考慮在FPGA構(gòu)造中嵌入DSP功能時，必須選擇高端FPGA以獲得諸如嵌入式乘法器和分布式存儲器等平臺特性。 　　Spartan-3 FPGA的面世改變了嵌入式DSP的應用前景。雖然Spartan-3系列器件的價位可能較低，
  • 關鍵字： 賽靈思  FPGA  Spartan-3  

意法半導體(ST)與米蘭理工大學通過PFGA合作開發(fā)FASTER 3D圖形應用系統(tǒng)

  • 　　橫跨多重電子應用領域、全球領先的半導體供應商意法半導體(STMicroelectronics，簡稱ST)宣布對基于射線跟蹤 (ray-tracing) 技術的實驗性3D圖形應用系統(tǒng)進行測試驗證。該解決方案采用一顆與現(xiàn)場可編程門陣列 (FPGA, Field-Programmable Gate Array) 相連、基于ARM®處理器的測試芯片。FASTER 研發(fā)項目以“簡化分析合成技術，實現(xiàn)有效配置”為目標，是意法半導體與米蘭理工大學 (Politecnico di Mi
  • 關鍵字： 意法半導體  FPGA  GPU  

【從零開始走進FPGA】創(chuàng)造平臺——Quartus II 11.0 套件安裝指南

  • 　　一、Altera Quartus II 11.0套件介紹 　　所謂巧婦難為無米之炊，再強的軟硬件功底，再多的思維創(chuàng)造力，沒有軟件的平臺，也只是徒勞。因此，一切創(chuàng)造的平臺——Quartus II 軟件安裝，由零開啟的世界，便從此開始。 　　自從Bingo 2009年開始接觸FPGA，Quartus II 版本的軟件從n年前的5.1版本到今天的最新發(fā)布的11.0，都使用過;當然對于軟件核心構(gòu)架而言，萬變不離其宗。雖然多多少少有點bug，但這10多個版本發(fā)展到了現(xiàn)在，能看到Alt
  • 關鍵字： FPGA  Quartus II   

零基礎學FPGA（七）淺談狀態(tài)機

  • 　　今天我們來寫狀態(tài)機。 　　關于狀態(tài)機呢，想必大家應該都接觸過，通俗的講就是數(shù)電里我們學的狀態(tài)轉(zhuǎn)換圖。狀態(tài)機分為兩中類型，一種叫Mealy型，一種叫Moore型。前者就是說時序邏輯的輸出不僅取決于當前的狀態(tài)，還取決于輸入，而后者就是時序邏輯的輸出僅僅取決于當前的狀態(tài)。下面兩個圖分別表示兩種不同的狀態(tài)機。 　　 ? 　　 ? 　　下面我們就通過代碼來寫一下狀態(tài)機，以下面的狀態(tài)轉(zhuǎn)換圖為例 　　 ? 　　首先，是一種典型的狀態(tài)機寫法，這種寫法我們稱為
  • 關鍵字： FPGA  狀態(tài)機  Mealy  Moore  

零基礎學FPGA（六）今天講習題

  • 　　習題呢，來自夏雨聞老師的那本教材，就挑幾個感覺自己做著有點難度的寫寫吧 　　 ? 　　這個題呢剛開始我是沒看明白，記得書上只講了我們習慣上的用法，這種用法我是沒見過，問了下別人才知道，Verilog中一般是左高右低。第一個沒問題，第二個，input [0:2] IP,習慣上我們這樣寫 input [2:0] IP，這里兩個是等價的，即表示第0 .1 .2 三位。第三個，wire [16:23] A,也是，左高右低，表示第16.17.....22. 23位，左高右低就這樣記就好了。
  • 關鍵字： FPGA  夏雨聞  寄存器  

基于MicroBlaze軟核的FPGA片上系統(tǒng)設計

  • 　　Xilinx公司的MicroBlaze 32位軟處理器核是支持CoreConnect總線的標準外設集合。MicroBlaze處理器運行在150MHz時鐘下，可提供125 D-MIPS的性能，非常適合設計針對網(wǎng)絡、電信、數(shù)據(jù)通信和消費市場的復雜嵌入式系統(tǒng)。 　　1 MicroBlaze的體系結(jié)構(gòu) 　　MicroBlaze 是基于Xilinx公司FPGA的微處理器IP核，和其它外設IP核一起，可以完成可編程系統(tǒng)芯片(SOPC)的設計。MicroBlaze 處理器采用RISC架構(gòu)和哈佛結(jié)構(gòu)的32位指令和
  • 關鍵字： MicroBlaze  Xilinx  FPGA  

基于MicroBlaze嵌入式Web服務器設計

  • 　　1 引言 　　由于Internet技術的滲透，嵌入式系統(tǒng)正變得越來越智能化并具有越來越多的網(wǎng)絡友好特性。Web技術的飛速發(fā)展，給嵌入式系統(tǒng)進入Internet提供絕佳的途徑。在現(xiàn)場儀表和企業(yè)設備層應用嵌入式技術是企業(yè)監(jiān)控系統(tǒng)的發(fā)展趨勢。與現(xiàn)場總線技術相比，嵌入式技術不僅為開發(fā)者提供了大量的工具和函數(shù)庫，而且減少了傳統(tǒng)的客戶端，減少了二次開發(fā)的工作量;而把嵌入式技術和Internet技術結(jié)合起來，使得整個工控網(wǎng)絡易于和Internet實現(xiàn)無縫連接;現(xiàn)在多數(shù)企業(yè)控制網(wǎng)絡是通過專用線路進行數(shù)據(jù)通信，其通信
  • 關鍵字： MicroBlaze  Xilinx  FPGA  

基于MicroBlaze軟核的液晶驅(qū)動程序設計

  • 　　1 MicroBlaze的體系結(jié)構(gòu) 　　MicroBlaze采用功能強大的32位流水線結(jié)構(gòu)，包含32個32位通用寄存器和1個可選的32位移位器，時鐘頻率可達150 MHz;在Virrex一4 FPGA上運行速率高達120 DMIPS，僅占用Virtex—II Pro FPGA中的950個邏輯單元。MicroBlaze軟核的結(jié)構(gòu)框圖如圖1所示。它具有以下基本特征： 　　①32個32位通用寄存器和2個專用寄存器(程序計數(shù)器和狀態(tài)標志寄存器)。 　?、?2位指令系統(tǒng)，支持3個操作數(shù)和2種尋
  • 關鍵字： MicroBlaze  GPIO  FPGA  

Microblaze在RFID閱讀器的軟硬件設計中的應用

  • 　　引 言 　　RFID 技術是從 20 世紀 80 年代走向成熟的一項自動識別技術，近年來發(fā)展十分迅速。 目前，在全世界，基于 RFID 技術的電子標簽，使用已經(jīng) 非常廣泛了，這主要取決于它的特性，RFID 標簽可以使用在幾乎所有的物理對象上。RFID 技術在 工業(yè)自動化，物體跟蹤，交通運輸控制管理，防偽校園卡，電子錢包，行李標簽，收費系統(tǒng)，醫(yī)用裝 置，電子物品的監(jiān)控和軍事用途等方面已經(jīng)得到了廣泛的應用。例如第二代居民身份證，使用基于 ISO/IEC4443-B 標準的 13.56 MHz 電子標簽，
  • 關鍵字： Microblaze  RFID閱讀器  FPGA   FIFO   

DSP編程技巧之34---答疑解惑哪家強之（9）

  • 　　答疑解惑哪家強?當屬我們EEPW最強。。。接下來繼續(xù)我們的答疑解惑系列。 　　58. 為什么一個看起來很簡單的程序，鏈接的時候卻要花費很長的時間? 　　導致這種現(xiàn)象的最主要的原因是類型合并(type merging)。那什么是類型合并呢?舉個簡單的例子，在頭文件types.h中定義了結(jié)構(gòu)sss，且所有的.c中中都引用了這個types.h。因此在編譯之后，描述sss的調(diào)試類型信息被包含到每個目標文件之中(除非使用了--symdebug:none來禁用調(diào)試信息)，因此在鏈接的時候，鏈接器會發(fā)現(xiàn)有很多個
  • 關鍵字： DSP  編程  

基于SOPC的通用型JTAG調(diào)試器的設計

  • 　　SOPC技術的發(fā)展，給仿真器指出了新的發(fā)展方向。所謂SOPC技術，就是指用可編程技術將整個系統(tǒng)放在一塊硅片上。在傳統(tǒng)設計中電路級相互獨立的各個系統(tǒng)被集成到一塊FPGA芯片中。 　　SOPC的可重用性是一種先進的設計思想。為了降低用戶的負擔，避免重復勞動，將一些在數(shù)字電路中常用但比較復雜的功能模塊，比如SDRAM控制器等，設計成可修改參數(shù)的模塊，用戶在設計系統(tǒng)時可以直接調(diào)用這些模塊。這些特定的功能模塊被稱為IPcore(知識產(chǎn)權(quán)核)。由于IPcore通常是很成熟的，因此降低了開發(fā)風險。 　　本文利用
  • 關鍵字： SOPC  JTAG  FPGA  
共9909條 162/661 |‹ « 160 161 162 163 164 165 166 167 168 169 » ›|

dsp+fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473