首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dds+pll

dds+pll 文章 最新資訊

Silicon Labs推出業(yè)界最低抖動的時鐘系列產品

  • 　　高性能模擬與混合信號IC領導廠商Silicon Labs(芯科實驗室有限公司)今日宣布針對高速網絡、通信和數據中心等當今互聯網基礎設施的根基，推出業(yè)界最高頻率靈活性和領先抖動性能的時鐘解決方案。Silicon Labs的新一代Si534x“片上時鐘樹“系列產品包括高性能時鐘發(fā)生器和高集成度Multi-PLL抖動衰減器。這些單芯片、超低抖動時鐘芯片整合了時鐘合成與抖動衰減功能，設計旨在減少光傳輸網絡、無線基礎設施、寬帶接入/匯聚、電信級以太網、測試和測量以及企業(yè)和數據中心設備(包
  • 關鍵字： Silicon Labs  Multi-PLL  時鐘  

探討如何為定時應用選擇合適的PLL振蕩器

  • 　　十幾年前，頻率控制行業(yè)推出了基于鎖相環(huán)(PLL)的振蕩器，這是一項開拓性創(chuàng)新技術，采用了傳統(tǒng)晶體振蕩器(XO)所沒有的多項特性。憑借內部時鐘合成器IC技術，基于PLL的XO可編程來支持更寬廣的頻率范圍。這一突破消除了為在特定頻率實現共振而切割和加工石英所需的材料加工工藝步驟。這一創(chuàng)新也使得對基于PLL的XO進行頻率編程成為可能并且實現極短交貨周期。 　　鑒于傳統(tǒng)振蕩器交貨周期可能接近14周或更長，許多硬件設計人員渴望利用可編程振蕩器獲得顯著的交貨周期優(yōu)勢。不幸的是，嚴重的問題發(fā)生了。一些已經從傳統(tǒng)X
  • 關鍵字： 振蕩器  PLL  SoC  

Silicon Labs推出業(yè)界最低抖動的時鐘系列產品

  • 　　高性能模擬與混合信號IC領導廠商Silicon Labs今日宣布針對高速網絡、通信和數據中心等當今互聯網基礎設施的根基，推出業(yè)界最高頻率靈活性和領先抖動性能的時鐘解決方案。Silicon Labs的新一代Si534x“片上時鐘樹“系列產品包括高性能時鐘發(fā)生器和高集成度Multi-PLL抖動衰減器。這些單芯片、超低抖動時鐘芯片整合了時鐘合成與抖動衰減功能，設計旨在減少光傳輸網絡、無線基礎設施、寬帶接入/匯聚、電信級以太網、測試和測量以及企業(yè)和數據中心設備(包括邊緣路由器、交換機、
  • 關鍵字： Silicon Labs  Si534x  Multi-PLL  

ADIsimPE確立電路速度、精度和虛擬原型開發(fā)標準

  • 　　Analog Devices, Inc.(ADI)，全球領先的高性能信號處理解決方案提供商，最近推出了ADIsimPE?(個人版)仿真器，此款仿真器適合線性和混合信號應用，能夠進行虛擬原型開發(fā)，以滿足資源有限且要求產品快速上市的客戶的需求。ADIsimPE由SIMetrix/SIMPLIS?仿真器供電，它使用SIMetrix SPICE仿真線性電路，如精密基準電壓源、運算放大器和線性調節(jié)器以及SIMPLIS(分段線性系統(tǒng)仿真)，從而高速分析PLL之類的非線性電路并且能夠切換電源
  • 關鍵字： Analog Devices  ADIsimPower  PLL  

德州儀器推出14GHz 分數N分頻鎖相環(huán)

  • 　　日前，德州儀器 (TI) 宣布推出支持高級頻率調制功能的業(yè)界最高性能 14GHz 分數 N分頻PLLatinum? 鎖相環(huán) (PLL)。該 LMX2492 提供業(yè)界最佳噪聲性能，比性能最接近的同類競爭器件低 6dB，可提升射頻 (RF) 靈敏度以及雷達覆蓋范圍及精確度。此外，該器件還支持 200MHz 的相位頻率檢測器、5V 充電泵電源以及 500 MHz 至 14GHz 的寬泛工作頻率。LMX2492 提供工業(yè)及汽車級(1 級)版本，適用于軍事與汽車雷達、微波回程、通信以及測量測試應用。　　LMX2
  • 關鍵字： TI  PLL  LMX2492  

ADI發(fā)布三款全新的鎖相環(huán)(PLL)器件

  • 　　Analog Devices, Inc. (NASDAQ:ADI)近日發(fā)布三款全新的鎖相環(huán)(PLL)器件ADF5355/ADF4355-2/ADF4155，其中一款具有業(yè)界最寬的頻率覆蓋范圍和最低的壓控振蕩器(VCO)相位噪聲，且在單個器件中實現這些性能。ADF5355 PLL具有同類最寬的55 MHz至14 GHz頻譜范圍;而ADF4355-2 PLL的頻譜范圍為55 MHz至4.4 GHz。這些器件可供需要單片高性能寬帶頻率合成器的RF和微波通信系統(tǒng)設計人員使用。這兩款PLL均集成超低相位噪聲VC
  • 關鍵字： ADI  PLL  ADF5355  

基于FPGA的多路相干DDS信號源設計

  • 摘要：傳統(tǒng)的多路同步信號源常采用單片機搭載多片專用DDS芯片配合實現。該技術實現復雜，且在要求各路同步相干可控時難以實現。本文在介紹了DDS原理的基礎上，給出了用Verilog_HDL語言實現相干多路DDS的工作原理、設計思路、電路結構。利用Modelsim仿真驗證了該設計的正確性，本設計具有調相方便，相位連續(xù)，頻率穩(wěn)定度高等優(yōu)點。 關鍵詞：DDS;現場可編程門陣列(FPGA);相位累加器;Verilog_HDL 實現信號源的多路同步輸出且各路間擁有固定的相位關系，在雷達、通信等多領域有著重要的應用。
  • 關鍵字： FPGA  DDS  

基于AD9852的雷達回波模擬器設計

  • 摘要 基于直接數字頻率合成技術DDS的原理，分析了影響DDS頻率輸出的核心因素。在此基礎上仿真驗證了相位累加器的位數對DDS頻率輸出的作用。介紹了一種DDS芯片AD9852并基于這種芯片提出了一種雷達回波模擬器的設計，并分析了DDS芯片的優(yōu)缺點。該設計能夠穩(wěn)定地產生70 MHz載頻的雷達回波，較好地模擬出所需回波。 關鍵詞 DDS;相位累加器;AD9852 直接數字頻率合成技術(DDS)是繼直接頻率合成技術和鎖相環(huán)式頻率合成技術之后的第三代頻率合成技術，它的原理是在采樣頻率一定的條件下，通過控制兩次連
  • 關鍵字： DDS  AD9852  

IC時鐘分配系統(tǒng)中的PLL

  • 相位噪聲源： 　　振蕩器的單邊帶相位噪聲主要特性通常如圖5所示，該相位噪聲(單位：dBc/Hz)在對數尺度上被繪制成偏移頻率f0的函數。 　　實際曲線近似由一系列區(qū)間構成，每一區(qū)間的斜率為1/fx，其中X=0表示白相位噪聲區(qū)間，即此時曲線斜率為0dB/decade。當X=1時，相位噪聲區(qū)間則稱為閃爍相位噪聲，其斜率為-20dB/decade。依此類推，其它區(qū)間則對應更大的X值。X值越大的區(qū)間與載波頻率越接近。 　　圖6所示為PLL時鐘發(fā)生器中相位噪聲的曲線圖。需要注意的是，本圖與前述圖5中所示的
  • 關鍵字： IC時鐘  PLL  噪聲  振蕩器  相位抖動  

IC時鐘分配系統(tǒng)中的鎖相環(huán)

  • 　　我們在本系列文章的前一部分[鏈接]已經討論了鎖相環(huán)(PLL)的應用以及在時鐘分配系統(tǒng)中，PLL相對于傳統(tǒng)振蕩器的優(yōu)勢。接下來我們將會闡述基于PLL的時鐘分配系統(tǒng)的重要參數，這些參數都是設計時必須考慮的。例如，在實踐過程中，時鐘的準確時序對所有分配系統(tǒng)而言都非常重要。如果時鐘位置偏差范圍大，則可能會導致系統(tǒng)發(fā)生故障。時域中的這些偏差被稱為“抖動”。此外，抖動又分多個類別，譬如周期性抖動、周期間抖動、RMS抖動、長期抖動以及相位抖動。在本章節(jié)，我們將重點闡述“相位抖動&
  • 關鍵字： IC時鐘  PLL  噪聲  振蕩器  相位抖動  

基于ARM的石英晶體測試系統(tǒng)中DDS信號源設計

  • 摘要 針對π網絡石英晶體參數測試系統(tǒng)，采用以STM32F103ZET6型ARM為MCU控制DDS產生激勵信號。該測試系統(tǒng)相對于傳統(tǒng)的PC機測試系統(tǒng)具有設備簡單、操作方便，較之普通單片機測試系統(tǒng)又具有資源豐富、運算速度更快等優(yōu)點。AD9852型DDS在ARM控制下能產生0～100 MHz掃頻信號，經試驗數據分析得到信號精度達到0.5×10-6，基本滿足設計要求。該系統(tǒng)將以其小巧、快速、操作方便、等優(yōu)點被廣泛采用。 關鍵詞 石英晶體;DDS;AD9852;STM32F103ZET6 產生
  • 關鍵字： ARM  DDS  

一款基于FPGA和DDS的數字調制信號發(fā)生器設計

  • 摘要：為了提高數字調制信號發(fā)生器的頻率準確度和穩(wěn)定度，并使其相關技術參數靈活可調，提出了基于FPGA和DDS技術的數字調制信號發(fā)生器設計方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ3個工具軟件，進行基本DDS建模，然后在DDS模塊的基礎上，通過單片機等電路組成的控制單元的邏輯控制作用，根據通信系統(tǒng)中數字調制方式的基本原理，設計并實現了數字調制信號發(fā)生器，從而實現二進制頻移鍵控(2FSK)、二進制相移鍵控(2PSK)和二進制幅移鍵控(2ASK)3種基本的二進制數字調制。
  • 關鍵字： FPGA  DDS  

一種基于PLL的P波段可控頻率源

  • 　　頻率源作為電子系統(tǒng)的核心，是決定電子系統(tǒng)性能的關鍵設備。雷達、通信、電子偵察和對抗設備中，高性能的頻率源是實現其整體設備高性能指標的關鍵技術之一。頻率源的相位噪聲和雜散抑制的性能直接影響整個系統(tǒng)的性能。其中采用鎖相環(huán)設計的頻率源具有輸出頻率高、頻率穩(wěn)定度高、頻率純、低相噪、雜散抑制好等優(yōu)點。
  • 關鍵字： PLL  VCO  AVR  

一種準確地預測由泄漏電流引起的PLL基準雜散噪聲之簡單方法（下）

  • 　　一個采用典型無源環(huán)路濾波器的PLL系統(tǒng)如圖5所示，其中包括以I_Leakage表示的電流源，代表充電泵的泄漏電流。假定PLL是鎖定的，那么I_Leakage在充電泵關斷時，減少了CP保持的電量。當充電泵每PFD周期接通一次時，ICP_UP通過加上一個短的電流脈沖，補充CP損失的電量。 
  • 關鍵字： PLL  VCO  IC  

一種準確地預測由泄漏電流引起的PLL基準雜散噪聲之簡單方法（上）

  • 　　本文給出了一種簡單的模型，可用來在PLL系統(tǒng)中準確地預測由于充電泵和/或運算放大器泄漏電流引起的基準雜散噪聲的大小。知道如何預測這類噪聲有助于在PLL系統(tǒng)設計的早期明智地選擇環(huán)路參數。
  • 關鍵字： PLL  VCO  IC  
共391條 8/27 |‹ « 6 7 8 9 10 11 12 13 14 15 » ›|

dds+pll介紹

您好，目前還沒有人創(chuàng)建詞條dds+pll!
歡迎您創(chuàng)建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473