首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章 最新資訊

基于FPGA系統(tǒng)易測試性的研究

  • 引 言 　　現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)中最困難的一個流程。另一方面，當(dāng)前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I／O的測試和驗(yàn)證更成為傳統(tǒng)專注于FPG
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機(jī)  測試  測量  FPGA  測試測量  

如何采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速

  • 本文主要研究了代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法。
  • 關(guān)鍵字： FPGA  協(xié)處理器  算法    

基于FPGA的UARTl6550的設(shè)計(jì)

  • 1 引 言 　　UART(Universal Asynchronous Receiver/Transmitter，通用異步收發(fā)器)是用于控制CPU與串行設(shè)備通信的芯片，將由CPU傳送過來的并行數(shù)據(jù)轉(zhuǎn)換為輸出的串行數(shù)據(jù)流。將系統(tǒng)外部來的串行數(shù)據(jù)轉(zhuǎn)換為字節(jié)，供系統(tǒng)內(nèi)部使用并行數(shù)據(jù)的器件使用。他可以在輸出的串行數(shù)據(jù)流中加人奇偶校驗(yàn)位和啟停標(biāo)記，并對從外部接收的數(shù)據(jù)流進(jìn)行奇偶校驗(yàn)以及刪除啟停標(biāo)記。常見UART主要有INS8250，PC16450和PCI6550，其中16550發(fā)送和接收都帶有16 B的FIFO
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機(jī)  FPGA  UARTl6550  嵌入式  

用CPLD實(shí)現(xiàn)DSP2407A與S3C4480的通信

  • 本設(shè)計(jì)以Xilinx公司的XC95108為例，通過在CPLD中開辟2塊獨(dú)立的SRAM區(qū)域(各1字節(jié))來實(shí)現(xiàn)DSP2407A與S3C4480的并行通信。
  • 關(guān)鍵字： S3C4480  2407A  CPLD  2407    

基于FPGA的可擴(kuò)展高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)

  • 本文提出了基于FPGA實(shí)現(xiàn)傅里葉變換點(diǎn)數(shù)可靈活擴(kuò)展的流水線FFT處理器的結(jié)構(gòu)設(shè)計(jì)以及各功能模塊的算法實(shí)現(xiàn)
  • 關(guān)鍵字： FPGA  FFT  處理器    

FPGA的DSP性能揭秘

  • “今天，F(xiàn)PGA越來越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢在未來幾年會更加明顯?！泵绹{(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足了DSP應(yīng)用領(lǐng)域，近一、兩年，隨著3G通信、視頻成像等領(lǐng)域的發(fā)展，F(xiàn)PGA for DSP(FPGA的DSP)再次成為了熱點(diǎn)。為什么會用FPGA做DSP？Xilinx中國區(qū)運(yùn)營總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析：DSP表示數(shù)字信號處理器，也可以表示為數(shù)字信號處理—并不代表某一種芯片。實(shí)際上，數(shù)字信號處理
  • 關(guān)鍵字： 0706_A  DSP  FPGA  單片機(jī)  嵌入式系統(tǒng)  雜志_專題  

FPGA for DSP的精彩問答

  • 問：現(xiàn)在DSP跟微處理器結(jié)合的情況比較多，實(shí)現(xiàn)DSP功能的FPGA是否也要和微處理器合作？答：現(xiàn)在90%以上的FPGA都運(yùn)用在處理器上，這也正是FPGA這方面的優(yōu)勢。你可以用FPGA的邏輯搭建一個軟處理器，也可以選用具有內(nèi)嵌硬處理器的產(chǎn)品。因此，可以很容易在FPGA上實(shí)現(xiàn)微處理器的性能。 問：FPGA已經(jīng)能夠?qū)崿F(xiàn)DSP，為何還要專門開發(fā)為DSP應(yīng)用的FGPA？答：首先，所有的FPGA都有乘法器，如果你可以拿這些乘法器做數(shù)字信號處理，但是不是最優(yōu)化的。例如，如果你選擇Xilinx Spartan的產(chǎn)品，你
  • 關(guān)鍵字： 0706_A  DSP  FPGA  單片機(jī)  嵌入式系統(tǒng)  雜志_專題  

基于CPLD的120MHz高速A／D采集卡的設(shè)計(jì)

  • 介紹了一種基于復(fù)雜可編程邏輯器件（CPLD）的120MHz高速A／D采集卡的設(shè)計(jì)方法。
  • 關(guān)鍵字： CPLD  120  MHz  采集    

基于CPLD的CCD相機(jī)圖像信號模擬器的設(shè)計(jì)

  • 1 引言 　　多年來CCD 器件以體積小、重量輕、功耗小、工作電壓低和抗燒毀等優(yōu)點(diǎn)以及在分辨率、動態(tài)范圍、靈敏度、實(shí)時傳輸、自掃描等特性，廣泛地應(yīng)用于攝像器材、氣象、航天航空、軍事、醫(yī)療以及工業(yè)檢測等眾多領(lǐng)域。 　　在對某多通道高速CCD相機(jī)輸出圖像信號的采集系統(tǒng)設(shè)計(jì)過程當(dāng)中，我們需要對此系統(tǒng)在正式使用之前進(jìn)行調(diào)試，來測試它能否正常工作。本文利用CPLD和LVDS嚴(yán)格對CCD相機(jī)的輸出接口進(jìn)行了模擬，并且以LVDS方式輸出圖像信號。      &n
  • 關(guān)鍵字： CCD相機(jī)  CPLD  單片機(jī)  嵌入式系統(tǒng)  信號模擬器  

一種用CPLD實(shí)現(xiàn)的短幀交織器設(shè)計(jì)

  • 本文以CDMA2000語音傳輸標(biāo)準(zhǔn)下短幀為例，給出了具體的12×16的A型分組比特交織器和解交織器。
  • 關(guān)鍵字： CPLD  短幀交織器    

基于FPGA的輪詢合路的設(shè)計(jì)和實(shí)現(xiàn)

  • 針對高密度接口設(shè)計(jì)中基于字節(jié)處理和整包處理的轉(zhuǎn)換問題，本文提出了分片輪詢調(diào)度和改進(jìn)式欠賬輪詢調(diào)度相結(jié)合的調(diào)度策略
  • 關(guān)鍵字： FPGA  輪詢合路    

基于FPGA的位寬可擴(kuò)展多路組播復(fù)制的實(shí)現(xiàn)

  • 用VHDL語言在FPGA內(nèi)部編程實(shí)現(xiàn)組播復(fù)制。本文介紹其實(shí)現(xiàn)方法，并給出了時序仿真波形。通過擴(kuò)展，該設(shè)計(jì)可以支持多位寬、多路復(fù)制，因而具有較好的應(yīng)用前景。
  • 關(guān)鍵字： FPGA  位寬  多路    

具有多個電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例（二）

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  電源設(shè)計(jì)  FPGA  德州儀器  

具有多個電壓軌的FPGA和DSP電源設(shè)計(jì)實(shí)例（一）

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  電源設(shè)計(jì)  FPGA  

基于FPGA的二值圖像連通域標(biāo)記快速算法實(shí)現(xiàn)

  • 摘  要：針對高速圖像目標(biāo)實(shí)時識別和跟蹤任務(wù)，需要利用系統(tǒng)中有限的硬件資源實(shí)現(xiàn)高速、準(zhǔn)確的二值圖像連通域標(biāo)記，提出了一種適合FPGA實(shí)現(xiàn)的二值圖像連通域標(biāo)記快速算法。算法以快捷、有效的方式識別、并記錄區(qū)域間復(fù)雜的連通關(guān)系。與傳統(tǒng)的二值圖像標(biāo)記算法相比，該算法具有運(yùn)算簡單性、規(guī)則性和可擴(kuò)展性的特點(diǎn)。利用FPGA實(shí)現(xiàn)該算法時，能夠準(zhǔn)確有效的識別出圖像中復(fù)雜的連通關(guān)系，產(chǎn)生正確的標(biāo)記結(jié)果。在100MHz工作時鐘下，處理384
  • 關(guān)鍵字： FPGA  單片機(jī)  二值圖像連通域標(biāo)記  嵌入式系統(tǒng)  
共7034條 447/469 |‹ « 445 446 447 448 449 450 451 452 453 454 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473