cpld／fpga 文章 最新資訊
基于AVR的VGA顯示和激光打印系統(tǒng)
- 摘要：用ATMEGA128單片機(jī)結(jié)合CPLD實(shí)現(xiàn)了對VGA顯示器和激光打印機(jī)的控制，完成了在VGA顯示器上實(shí)時顯示字符和圖形的功能，并控制激光打印機(jī)實(shí)現(xiàn)了屏幕信息的打印輸出。本設(shè)計克服了單片機(jī)系統(tǒng)顯示和打印功能薄弱的缺點(diǎn)，為擴(kuò)大其應(yīng)用范圍奠定了基礎(chǔ)，同時也為其他嵌入式系統(tǒng)的信息輸出提供了一種解決方案。 關(guān)鍵詞：VGA控制器；PCL命令語言；激光打??；CPLD 隨著集成電路制造技術(shù)的不斷發(fā)展，MCU、ARM、DSP等微控制器、微處理器的性能急劇提高，但是輸出功能，尤其是顯示和打印功能仍然比較薄弱
- 關(guān)鍵字： VGA控制器 PCL命令語言 激光打印 CPLD MCU和嵌入式微處理器
Xilinx和Brilliant電信推出基于FPGA的電信級時序（Timing）解決方案
- 賽靈思公司和Brilliant 電信公司日前宣布：針對下一代有線和無線網(wǎng)絡(luò)推出業(yè)界第一個基于FPGA的電信級時序(Timing)解決方案。這一聯(lián)合開發(fā)的解決方案為下一代通信網(wǎng)絡(luò)設(shè)計人員提供了第一個嵌入式可編程解決方案，該方案具有無與倫比的靈活性、現(xiàn)場可升級能力和定制化能力。通過將時序功能集成到賽靈思FPGA器件中，這一解決方案可顯著降低成本。在賽靈思Virtex™ 或 Spartan™ FPGA中實(shí)現(xiàn)的這一解決方案以兩款知識產(chǎn)權(quán)(IP)內(nèi)核—NGNTime 和 FemtoTim
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) 賽靈思 Brilliant FPGA MCU和嵌入式微處理器
基于CPLD的電池管理系統(tǒng)雙CAN控制器的設(shè)計
- 電池管理系統(tǒng)是混合動力汽車中重要的電子控制單元，具有保障電池正常、可靠和高效工作的作用，是電池與用電設(shè)備之間的橋梁。在研制以及批量生產(chǎn)過程中都需要對其內(nèi)部控制參數(shù)進(jìn)行離線或在線匹配標(biāo)定，而電池管理系統(tǒng)需要采集和處理大量的數(shù)據(jù)，本文選用TMS320LF2407作為標(biāo)定用CAN控制器。作為電動汽車上的一個CAN節(jié)點(diǎn)，需要接收整車發(fā)來的CAN消息來執(zhí)行對外部繼電器、風(fēng)扇以及電池等器件的控制命令，本文選用SJA1000。 雙CAN硬件電路和CPLD邏輯設(shè)計 雙CAN硬件電路設(shè)計 TMS320
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) CAN CPLD 電池管理 MCU和嵌入式微處理器
一種基于FPGA的準(zhǔn)單輸入調(diào)變序列生成器設(shè)計
- 1.引言 隨著集成電路復(fù)雜度越來越高，測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升，測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內(nèi)建自測試或片外測試。內(nèi)建自測試把測試源和被測電路都集成在芯片的內(nèi)部，對于目前SOC級的芯片測試如果采用內(nèi)建自測試則付出的硬件面積開銷則是很大的，同時也增加了芯片設(shè)計的難度：因此片外測試便成為目前被普遍看好的方法。由于FPGA具有可重構(gòu)的靈活性，利用FPGA來作為測試源實(shí)現(xiàn)片外測試就是一種非常有效的手段。 由于偽隨機(jī)模式測試只需要有限個數(shù)的輸入向量便
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) FPGA 序列生成器 Verilog HDL MCU和嵌入式微處理器
Altera新的MAX IIZ CPLD在便攜式應(yīng)用中實(shí)現(xiàn)了零功耗
- Altera公司宣布新的零功耗MAX® IIZ CPLD進(jìn)一步擴(kuò)展了其低功耗可編程邏輯解決方案產(chǎn)品組合，該器件是專門針對解決便攜式應(yīng)用市場的功耗、封裝和價格限制而設(shè)計開發(fā)的。和相競爭的傳統(tǒng)宏單元CPLD相比，MAX IIZ器件具有6倍的密度和3倍的I/O資源優(yōu)勢，以相同甚至更低的功耗滿足了設(shè)計人員對各種功能的需求，同時大大降低了電路板面積。MAX IIZ器件為業(yè)界最流行的CPLD系列增加了零功耗和超小型封裝型號，使手持式設(shè)備和其他便攜式應(yīng)用能夠充分發(fā)揮CPLD的諸多優(yōu)勢——包括靈活性、產(chǎn)品快速
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) Altera CPLD MAX MCU和嵌入式微處理器
基于FPGA的串行Flash擴(kuò)展實(shí)現(xiàn)
- 1 引言 FPGA憑借其方便靈活、可重復(fù)編程等優(yōu)點(diǎn)而日益被廣泛應(yīng)用;閃速存儲器(Flash Memory)以其集成度高、成本低、使用方便等優(yōu)點(diǎn)，在眾多領(lǐng)域中也獲得了廣泛應(yīng)用。在現(xiàn)代數(shù)字電路設(shè)計中。經(jīng)常需要保存大量數(shù)據(jù)，而Flash存儲速度快、體積小、功耗低且價格低廉，可在線電擦寫，信息在掉電后不會丟失，因此成為設(shè)計人員的首選。 2 M25P80的介紹 Flash是一種具有電可擦除的可編程ROM，可以分為兩大類：并行Flash和串行Flash。并行Flash存儲量大，速度快;而串行Fl
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) FPGA Flash 串 MCU和嵌入式微處理器
地面數(shù)字電視符號與載波同步的FPGA實(shí)現(xiàn)
- 1 引言 中國于2006年8月頒布了數(shù)字電視的地面廣播標(biāo)準(zhǔn)GB20600-2006，成為繼美國ATSC、歐洲D(zhuǎn)VB-T、日本ISDB-T之后又一重要的地面數(shù)字電視廣播的國家標(biāo)準(zhǔn)。GB20600-2006中對中國數(shù)字電視地面?zhèn)鬏?DigitalTerrestrial Television Broadcasting，DTTB)系統(tǒng)傳輸?shù)膸Y(jié)構(gòu)、信道編碼和調(diào)制作了具體的規(guī)定。其中幀結(jié)構(gòu)的基本單元——信號幀采用了循環(huán)擴(kuò)展的時域幀頭結(jié)構(gòu)，即在每3780個符號的幀體前加入一定長度的經(jīng)循環(huán)擴(kuò)展后的偽隨機(jī)序列作
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) 數(shù)字電視 FPGA 載波 MCU和嵌入式微處理器
基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)的設(shè)計
- 引 言 本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計了一個多路信號采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語言Verilog HDL編程，通過采用CPLD使數(shù)據(jù)采集的實(shí)時性得到提高。 1 硬件設(shè)計 針對多路信號的采集，本系統(tǒng)采用4/8通道ADG508A模擬多路復(fù)用器對檢測的信號進(jìn)行選擇，CMOS高速放大器LF156對選中的信號進(jìn)行放大，AD7892SQ實(shí)現(xiàn)信號的A/D轉(zhuǎn)換，CPLD完成控制功能。電路如圖1所示。
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) AD7892SQ CPLD 數(shù)據(jù)采集 MCU和嵌入式微處理器
Xilinx推出針對Intel前端總線（FSB）的FPGA加速解決方案
- 賽靈思公司宣布開始正式發(fā)放高性能計算行業(yè)首款針對Intel前端總線(FSB)的FPGA加速解決方案商業(yè)許可?；诟咝阅?5nm Virtex™-5 平臺 FPGA 和Intel® QuickAssist技術(shù)，賽靈思公司的加速計算平臺(Accelerated Computing Platform, ACP)M1許可包支持實(shí)現(xiàn)全速1066MHz FSB性能。ACP M1許可包目前已開始向系統(tǒng)集成商提供，支持他們進(jìn)行解決方案的開發(fā)，以提高基于Intel處理器的服務(wù)器平臺的性能，并保證把功
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) 賽靈思 FPGA FSB
基于FPGA的李沙育圖形在手持式示波表中實(shí)現(xiàn)
- 1.引言 示波器測量頻率和相位的方法很多， “李沙育圖形法”就是其中用得最多的一種。“李沙育圖形法”又稱波形合成法，就是將被測頻率的信號和頻率已知的標(biāo)準(zhǔn)信號分別加至示波器的Y軸輸入端和x軸輸入端，在示波器顯示屏上將出現(xiàn)一個合成圖形，這個圖形就是李沙育圖形。李沙育圖形隨兩個輸入信號的頻率、相位、幅度不同，所呈現(xiàn)的波形也不同。 早期的模擬示波器顯示李沙育圖形的原理是將電信號轉(zhuǎn)換為光信號，核心部分是陰極射線示波管(CRT)。將輸入信號加到示波管內(nèi)部的偏轉(zhuǎn)系統(tǒng)，高速電子經(jīng)聚焦、加速和偏轉(zhuǎn)后，打到熒
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) FPGA 示波器 MCU和嵌入式微處理器
WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)
- 1 引言 TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車總線)和MVB(多功能車輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開。 隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) TCN HDLC FPGA MCU和嵌入式微處理器
異步通信起始位正確檢測的VHDL實(shí)現(xiàn)
- 摘要： 基于FPGA/CPLD的UART設(shè)計眾多，本文分析了3倍頻采樣方法存在的不足，同時分析了16倍頻采樣對起始位檢測的可靠性，并給出相關(guān)的VHDL硬件描述語言程序代碼。 關(guān)健詞： 異步數(shù)據(jù);UART;FPGA/CPLD;VHDL 概述 隨著電子設(shè)計自動化(EDA)技術(shù)的發(fā)展，可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來越多用戶根據(jù)自己的需要，以EDA技術(shù)作為開發(fā)手段，用一塊
- 關(guān)鍵字： 0711_A 雜志_設(shè)計天地 嵌入式系統(tǒng) 單片機(jī) 異步數(shù)據(jù) UART FPGA/CPLD VHDL MCU和嵌入式微處理器
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473