首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章 最新資訊

2008嵌入式設計調查：工程師時刻都在趕項目

  • 　??? Tech?Insights/Embedded?Systems?Design?2008年嵌入式市場調研報告表明，嵌入式系統(tǒng)設計人員在2008年要參與更多項目的開發(fā)，按期完成開發(fā)任務是他們最大的問題，有一半以上（大于50%）的開發(fā)項目不能按期完成。 　　調查結果表明：自2005年以來，2008年新項目對應項目改進的比例是這幾年中最高的。在所有開發(fā)項目中，新開發(fā)項目占46%，剩余54%為以往開發(fā)項目的升級和改進。項目的改進和升級主
  • 關鍵字： 嵌入式  工程師  FPGA  

賽靈思推出Virtex-5 FXT FPGA ML510 嵌入式開發(fā)平臺

  • 　　賽靈思公司日前宣布推出 Virtex-5 FXT FPGA ML510 嵌入式開發(fā)平臺，用于開發(fā)支持雙處理器的高性能嵌入式系統(tǒng)。這一新的開發(fā)平臺基于集成雙 Power PC? 440處理器的 Virtex-5 FXT FPGA，并且可以支持 Linux和VxWorks 操作系統(tǒng)，為軟件和硬件設計團隊提供了無與倫比的靈活性和計算能力。 　　結合豐富的參考設計和由屢獲殊榮的開發(fā)工具、配置向導和 IP 組成的賽靈思嵌入式開發(fā)套件（EDK），ML510 嵌入式開發(fā)平臺為構建利用雙處理器完成專用分配功
  • 關鍵字： xilinx  FPGA  WiMAX  

基于單片機和FPGA的簡易數(shù)字存儲示波器設計

  • l 引言 　　與傳統(tǒng)模擬示波器相比．數(shù)字存儲示波器不僅具有可存儲波形、體積小、功耗低，使用方便等優(yōu)點，而且還具有強大的信號實時處理分析功能。在電子測量領域，數(shù)字存儲示波器正在逐漸取代模擬示波器。但目前我國使用高性能數(shù)字存儲示波器主要依靠國外產品，而且價格昂貴。因此研究數(shù)字存儲示波器具有重要價值。借于此，提出了一種簡易數(shù)字存儲示波器的設計方案，經測試，性能優(yōu)良。 2 數(shù)字存儲示波器基本工作原理 　　數(shù)字存儲示波器與模擬示波器不同在于信號進入示波器后立刻通過高速A／D轉換器將模擬信號前端快速采樣，存儲其
  • 關鍵字： 單片機  FPGA  放大器  示波器  

基于FPGA的低成本虛擬測試系統(tǒng)實現(xiàn)

  • 1 引言 　　傳統(tǒng)測試測量儀存在價格昂貴、體積龐大、數(shù)據傳輸速率低、存儲顯示困難等問題，本文選用FPGA實現(xiàn)數(shù)據處理、邏輯控制，充分利用PC機，結合Labwindows圖形化上層應用軟件界面生成的虛擬測試系統(tǒng)具有較強的競爭力。本系統(tǒng)在FPGA單板單片主控器件控制下，實現(xiàn)兩路獨立、幅值可控的信號發(fā)生器，一路虛擬存儲示波器，具有外部觸發(fā)信號和采樣時鐘的16路高速邏輯分析儀。 2硬件設計 2.1硬件系統(tǒng)框圖 　　硬件系統(tǒng)設計是以并行處理能力強、可重配置的低端FPGA單片EP1C6為主控器件。圖1所示為硬
  • 關鍵字： 虛擬測試  FPGA  

用FPGA實現(xiàn)的RC6算法的研究

  • 引 言 　　RC6是作為AES(Advanced Encryption Standard)的候選算法提交給NIST(美國國家標準局)的一種新的分組密碼。它是在RC5的基礎上設計的，以更好地符合AES的要求，且提高了安全性，增強了性能。根據AES的要求，一個分組密碼必須處理128位輸入／輸出數(shù)據。盡管RC5是一個非?？斓姆纸M密碼，但它處理128位分組塊時用了2個64位工作寄存器；而AES目前在講究效率和簡潔方面不支持64位操作，于是RC6修正這個錯誤，使用4個32位寄存器而不是2個64位寄存器，以更好地實
  • 關鍵字： FPGA  RC6  

低功耗、DFM及高速接口是65/40納米設計重點

  • ???? 近兩年，國際上大的半導體公司都推出了65納米產品，并開始了45納米/40納米產品的研發(fā)，而國內也已經有五六家企業(yè)開始了65納米的設計。但總體來說，65納米/40納米設計目前仍然還是一個新生事物，企業(yè)要解決一系列的技術難題。為此，我們邀請FPGA企業(yè)、EDA企業(yè)、IP企業(yè)、芯片制造企業(yè)共同探討新工藝技術的研發(fā)關鍵點。 ? ????主持人?趙艷秋 ? ??&nbs
  • 關鍵字： 半導體  FPGA  功耗  功率管理  Altera  65納米  

FPGA技術如何幫助數(shù)字電視實現(xiàn)快速上市

  • 從模擬廣播向數(shù)字廣播的轉變?yōu)闃I(yè)界提供了令人振奮的新服務和掙錢機會，而OEM廠商之間為生產更有價格吸引...
  • 關鍵字： FPGA  數(shù)字電視  

基于CPLD和89S51的多功能信號測量儀

  • 1 引言 　　測頻是最基本的電子測量技術。常用的測頻方法有較大的局限性，其測量精度是隨被測信號頻率的下降而降低的，并且被測信號計數(shù)則產生±1個數(shù)字誤差。而采用等精度頻率測量方法測量精確，測量精度保持恒定；并且與CPLD(復雜可編程邏輯器件)相結合可使測頻范圍達到0.1 Hz～100 MHz，測頻全域相對誤差恒為1／1000。 　　智能化儀器通常以單片機為核心，而一般單片機自身計數(shù)器／定時器的計數(shù)／定時范圍或精度有時無法滿足系統(tǒng)要求。以89C51單片機為例，當其內部兩個16位計數(shù)器／定時器
  • 關鍵字： CPLD  

Xilinx 發(fā)布行業(yè)最大容量的領域優(yōu)化FPGA 器件

  • 　　賽靈思公司宣布開始批量供應 Virtex-5 SX240T 和 FX200T 兩款器件，同時還新推出了 Virtex-5 TXT FPGA 平臺，旨在幫助高性能系統(tǒng)的架構和設計人員實現(xiàn)高性能、低功耗以及產品盡快推向市場等方面的目標。基于業(yè)界領先的高性能 Virtex-5 FPGA 架構，這些器件為客戶提供了性能最高的可配置 DSP 平臺、唯一嵌入 PowerPC® 雙處理器的 FPGA 器件、以及全球最高帶寬的串行連接能力。 　　Ross Video 公司高級設計工程師 Mario LeCa
  • 關鍵字： Xilinx  FPGA  

3-DES算法的FPGA實現(xiàn)

  • 引言從技術角度講，網絡安全除了依賴安全的網絡通信協(xié)議及應用協(xié)議外，更多地取決于網絡設備如交換機...
  • 關鍵字： FPGA  算法  3-DES  網絡安全  

Altera在Convergence 2008上展示其車內信息娛樂開發(fā)平臺

  • 　　2008年10月21號，北京——Altera公司(NASDAQ: ALTR)今天宣布，為開發(fā)信息娛樂、導航、舒適和便捷、輔助駕駛系統(tǒng)的汽車設計人員和OEM提供平臺ASSP替換信息娛樂系統(tǒng)(P.A.R.I.S.)。與Gleichmann電子研究股份有限公司聯(lián)合開發(fā)，P.A.R.I.S.平臺實現(xiàn)了完整的開發(fā)環(huán)境，包括工具、知識產權(IP)和軟件，大大簡化了車內系統(tǒng)的開發(fā)。10月20至22號在密歇根州底特律Cobo中心舉行的Convergence 2008展會上，Altera將在62
  • 關鍵字： Altera  OEM  FPGA  汽車系  

Altera SOPC WORLD大會在深圳舉行，優(yōu)化功耗設計技術成為熱點

  • 　　由Altera公司主辦的SOPC WORLD大會在深圳舉行，Altera亞太區(qū)副總裁兼董事總經理Erhaan Shaikh在大會上作了“多處理技術提高性能，降低功耗”的主題演講。 　　Shaikh說：“功耗管理對未來應用非常關鍵，功耗挑戰(zhàn)的一個例子就是每個移動基站每年耗電大約20,000公斤柴油。”為此，必須從提高性能、降低功耗并降低成本這三個方面來滿足未來應用的需要。他強調說，“Altera的構建未來的解決方案就是Stratix IV E
  • 關鍵字： Altera  功耗  FPGA  中興通信  IBM  

采用FPGA實現(xiàn)視頻和圖像處理設計

  • 視頻和圖像處理發(fā)展趨勢 　　以視頻和圖像處理為核心的HDTV和數(shù)字影院等創(chuàng)新技術的進展非常迅速，其推動力量在于圖像采集和顯示分辨率、高級壓縮方法以及視頻智能的跨越式發(fā)展。 　　在過去幾年中，分辨率的發(fā)展最為顯著，表1列出了不同終端設備上目前能夠達到的最高分辨率。從標準清晰度(SD)過渡到高清晰度(HD)，需要處理的數(shù)據量提高了6倍。視頻監(jiān)控也從普通中間格式(CIF)(352×288)轉向標準要求的D1格式(704×576)，某些工業(yè)攝像機甚至達到1280×720HD
  • 關鍵字： FPGA  

基于FPGA的數(shù)字秒表的設計

  • 　　應用VHDL語言設計數(shù)字系統(tǒng)，很多設計工作可以在計算機上完成，從而縮短了系統(tǒng)的開發(fā)時間，提高了工作效率。本文介紹一種以FPGA為核心，以VHDL為開發(fā)工具的數(shù)字秒表，并給出源程序和仿真結果。 1 系統(tǒng)設計方案 1.1 系統(tǒng)總體框圖 　　數(shù)字秒表主要有分頻器、計數(shù)模塊、功能控制模塊、勢能控制模塊和顯示輸出模塊組成。系統(tǒng)框圖如圖1所示。 ? 　　本次的設計仿真選用以EP1C6Q240芯片為核心的FPGA開發(fā)板，該開發(fā)板提供了較完善的外圍周邊電路和信號接口，并提供了一塊4位7段數(shù)碼管的擴
  • 關鍵字： FPGA  
共7034條 408/469 |‹ « 406 407 408 409 410 411 412 413 414 415 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473