首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章 最新資訊

FPGA在高清圖像處理中的重要應(yīng)用

  • FPGA在高清圖像處理中的重要應(yīng)用,從模擬廣播向數(shù)字廣播的轉(zhuǎn)變?yōu)闃I(yè)界提供了令人振奮的新服務(wù)和掙錢機(jī)會(huì)，而OEM廠商之間為生產(chǎn)更有價(jià)格吸引力的系統(tǒng)而進(jìn)行的競(jìng)爭(zhēng)也非常激烈。然而，正如許多其它技術(shù)轉(zhuǎn)變時(shí)所面臨的情況一樣，各個(gè)企業(yè)為競(jìng)爭(zhēng)市場(chǎng)領(lǐng)導(dǎo)地位
  • 關(guān)鍵字： 應(yīng)用  重要  圖像處理  高清  FPGA  

基于FPGA的嵌入式系統(tǒng)XBD文件設(shè)計(jì)

  • 基于FPGA的嵌入式系統(tǒng)XBD文件設(shè)計(jì),　　隨著可編程邏輯器件的不斷進(jìn)步和發(fā)展，F(xiàn)PGA在嵌入式系統(tǒng)中發(fā)揮著越來越重要的作用，已經(jīng)開始被廣泛應(yīng)用于通信、航天、醫(yī)療、工控等領(lǐng)域。Xilinx公司作為全球最大的可編程邏輯器件生產(chǎn)廠商，為嵌入式系統(tǒng)設(shè)計(jì)人員
  • 關(guān)鍵字： 文件  設(shè)計(jì)  XBD  系統(tǒng)  FPGA  嵌入式  基于  

FPGA設(shè)計(jì)的安全性問題解析

  • FPGA設(shè)計(jì)的安全性問題解析,Q1：FPGA設(shè)計(jì)與DSP設(shè)計(jì)相比，最大的不同之處在哪里？　

    A1：這個(gè)問題要從多個(gè)角度看。它們都用于某個(gè)功能的硬件電路實(shí)現(xiàn)，但是它們的側(cè)重點(diǎn)有所不同。這里涵蓋的說一下。

    1)內(nèi)部資源

    FPGA側(cè)重于設(shè)計(jì)具有某個(gè)
  • 關(guān)鍵字： 解析  問題  安全性  設(shè)計(jì)  FPGA  

基于FPGA的雙模前置小數(shù)分頻器的設(shè)計(jì)

  • 基于FPGA的雙模前置小數(shù)分頻器的設(shè)計(jì), 頻率合成技術(shù)是現(xiàn)代通訊系統(tǒng)的重要組成部分，他將一個(gè)高穩(wěn)定和高準(zhǔn)確度的基準(zhǔn)頻率，經(jīng)過四則運(yùn)算，產(chǎn)生同樣穩(wěn)定度和基準(zhǔn)度的頻率。分頻器是集成電路中最基礎(chǔ)也是最常用的電路。整數(shù)分頻器的實(shí)現(xiàn)比較簡單，可
  • 關(guān)鍵字： 小數(shù)分  設(shè)計(jì)  前置  雙模  FPGA  基于  

基于FPGA處理器的數(shù)字光端機(jī)系統(tǒng)

  • 基于FPGA處理器的數(shù)字光端機(jī)系統(tǒng),目前在高速公路、交通、電子警察、監(jiān)控、安防、工業(yè)自動(dòng)化、電力、海關(guān)、水利、銀行等領(lǐng)域視頻圖像、音頻、數(shù)據(jù)、以太網(wǎng)、電話等光端機(jī)開始普遍大量應(yīng)用。

    由于數(shù)字光端機(jī)具有傳輸信號(hào)質(zhì)量高，沒有模擬調(diào)頻、調(diào)相
  • 關(guān)鍵字： 光端機(jī)  系統(tǒng)  數(shù)字  處理器  FPGA  基于  

基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計(jì)方案

  • 基于CPLD的片內(nèi)環(huán)形振蕩器的設(shè)計(jì)方案,本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計(jì)方法，它基于環(huán)形振蕩器原理，只占用片上普通邏輯資源(LE)，無需使用專用邏輯資源(如MaxII中的UFM)，從而提高了芯片的資源利用率；振蕩頻率可在一定范圍內(nèi)調(diào)整，振蕩輸出
  • 關(guān)鍵字： 設(shè)計(jì)  方案  振蕩器  內(nèi)環(huán)  CPLD  基于  

FPGA與PCB板焊接連接失效

  • 　　問題描述：　　81%的電子系統(tǒng)中在使用FPGA，包括很多商用產(chǎn)品和國防產(chǎn)品，并且多數(shù)FPGA使用的是BGA封裝形式。BGA封裝形式的特點(diǎn)是焊接球小和焊接球的直徑小。當(dāng)FGPA被焊在PCB板上時(shí)，容易造成焊接連接失效。焊接
  • 關(guān)鍵字： FPGA  PCB  焊接  失效    

基于可編程芯片的軟件無線電試驗(yàn)平臺(tái)的設(shè)計(jì)

  • 摘要：介紹了軟件無線電的思想和結(jié)構(gòu)，提出了一種實(shí)現(xiàn)軟件無線電試驗(yàn)平臺(tái)的設(shè)計(jì)方案，隨后對(duì)各個(gè)模塊進(jìn)行了分析。整個(gè)試驗(yàn)平臺(tái)可以根據(jù)用戶的需求產(chǎn)生各種調(diào)制制式的中頻信號(hào)；也可以接收各種中頻信號(hào)，并變頻成基
  • 關(guān)鍵字： CPLD   無線  

基于MAX II CPLD 的LCD控制器設(shè)計(jì)

  • 摘要：采用MAX II系列CPLD器件來實(shí)現(xiàn)LCD控制器。由于MAX II CPLD是唯一具有用戶閃存(UFM)的CPLD，因此用一片CPLD 芯片就可完成LCD全部的時(shí)序控制、顯示控制等功能,這樣無需再加入其它的接口器件，使微處理器和LCD顯示
  • 關(guān)鍵字： CPLD   LCD  

MAX1032結(jié)合CPLD的應(yīng)用

  • 介紹了14位ADC采樣芯片MAX1032的特性及工作原理，結(jié)合CPLD，給出MAX1032使用外部時(shí)鐘模式由CPLD控制采樣和存儲(chǔ)結(jié)果應(yīng)用方案及CPLD的邏輯設(shè)計(jì)方法。本方案適用于工業(yè)控制，自動(dòng)測(cè)試，數(shù)據(jù)采集等領(lǐng)域。文中同時(shí)給出了使用Verilog編寫的CPLD代碼及主要原理圖。
  • 關(guān)鍵字： 1032  CPLD  MAX    

數(shù)字中頻正交采樣及其FPGA實(shí)現(xiàn)

  • 高性能信號(hào)處理技術(shù)通?？赡苄枰苯訉?duì)中頻信號(hào)進(jìn)行采樣來得到正交兩路信號(hào)。文中采用Bessel插值法將一路中頻數(shù)字信號(hào)分解成兩路正交數(shù)字信號(hào)，從而實(shí)現(xiàn)了數(shù)字正交相干檢波處理，同時(shí)重點(diǎn)給出了選用FPGA實(shí)現(xiàn)這一過程的詳細(xì)解決方案。
  • 關(guān)鍵字： FPGA  數(shù)字中頻  采樣    

基于FPGA 的車牌字符識(shí)別方法的研究

  • 摘 要：設(shè)計(jì)了根據(jù)車牌的彩色特征對(duì)車牌位置進(jìn)行粗定位，再利用車牌字符二值化特征來精確定位的雙重車牌定位方法。在中值濾波和二值化等預(yù)處理后，提取出車牌中的字母和數(shù)字字符并建立相應(yīng)的模板，通過字符歸一化在N
  • 關(guān)鍵字： FPGA  車牌字符  識(shí)別  法的研究    

基于FPGA與SDRAM的數(shù)字電視信號(hào)采集系統(tǒng)的設(shè)計(jì)與實(shí)

  • 要FPGA與的數(shù)字信號(hào)采集系統(tǒng)。可以提供大容量的存儲(chǔ)空間。提供優(yōu)秀的系統(tǒng)適應(yīng)能力。該方案通過計(jì)算機(jī)并口實(shí)現(xiàn)與計(jì)算機(jī)的通信 ,但是高性能的邏輯分析儀價(jià)格昂貴,而且存取深度不足限制了對(duì)于海量數(shù)字電視信號(hào)的分析能力
  • 關(guān)鍵字： SDRAM  FPGA  數(shù)字電視信號(hào)  采集系統(tǒng)    

基于FPGA的空域復(fù)用MIMO MC一CDMA系統(tǒng)設(shè)計(jì)

  • FPGA MC-CDMA 基帶系統(tǒng) 移動(dòng)通信　　摘 要： MIMO技術(shù)、多載波技術(shù)與鏈路自適應(yīng)技術(shù)是未來移動(dòng)通信系統(tǒng)最值得關(guān)注的幾種物理層技術(shù)。MIMO技術(shù)在提高系統(tǒng)頻譜利用率方面性能卓越，多載波CDMA技術(shù)則能有效地對(duì)抗頻率選
  • 關(guān)鍵字： CDMA  系統(tǒng)  設(shè)計(jì)  MC  MIMO  FPGA  空域  復(fù)用  基于  

FPGA/CPLD設(shè)計(jì)思想與技巧

  • FPGA/CPLD設(shè)計(jì)思想與技巧,　　本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作中取得事半功倍的效果?！?/li>
  • 關(guān)鍵字： 技巧  設(shè)計(jì)思想  FPGA/CPLD  
共7034條 325/469 |‹ « 323 324 325 326 327 328 329 330 331 332 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473