首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> cpld／fpga

cpld／fpga 文章 最新資訊

輻射對(duì)FPGA應(yīng)用的影響及解決方案

  • 以前很多人認(rèn)為，半導(dǎo)體器件只會(huì)在太空應(yīng)用中受到輻射的影響，但是隨著半導(dǎo)體工藝的進(jìn)步，很多地面的應(yīng)用也會(huì)受到輻射的影響。今天，我們會(huì)介紹不同的輻射效應(yīng)和對(duì)FPGA的影響，比較不同的FPGA的耐輻射性。輻射的影響
  • 關(guān)鍵字： FPGA  輻射  方案    

CPLD在視頻采集卡中的應(yīng)用

  • 20世紀(jì)90年代以后，可編程邏輯器件的廣泛應(yīng)用EDA技術(shù)的發(fā)展給電子系統(tǒng)的設(shè)計(jì)帶來(lái)了革命性的變化。利用EDA工具，采用可編程器件，通過(guò)設(shè)計(jì)芯片來(lái)現(xiàn)系統(tǒng)功能的設(shè)計(jì)方法能夠由設(shè)計(jì)者定義器件的內(nèi)部邏輯管腳，視頻采集卡
  • 關(guān)鍵字： CPLD  視頻采集卡  中的應(yīng)用    

基于單片機(jī)與CPLD的步進(jìn)電機(jī)PWM驅(qū)動(dòng)技術(shù)

  • 步進(jìn)電動(dòng)機(jī)是一種將數(shù)字信號(hào)轉(zhuǎn)換為位移(或直線位移)的機(jī)電執(zhí)行元件，每當(dāng)輸入一個(gè)脈沖時(shí)，轉(zhuǎn)軸便轉(zhuǎn)過(guò)一個(gè)固定的機(jī)械角度，他具有快速起停、精確步進(jìn)、沒(méi)有積累誤差且能直接接收數(shù)字信號(hào)的特點(diǎn)，在數(shù)字控制系統(tǒng)中得到
  • 關(guān)鍵字： CPLD  PWM  單片機(jī)  步進(jìn)電機(jī)    

CPLD與FPGA的用途及區(qū)別

  • FPGA/CPLD能做什么呢？可以毫不夸張的講，F(xiàn)PGA/CPLD能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡(jiǎn)單的74電路，都可以用FPGA/CPLD來(lái)實(shí)現(xiàn)。FPGA/CPLD如同一張白紙或是一堆積木，工程師可以通過(guò)傳統(tǒng)的原理圖輸入法，
  • 關(guān)鍵字： CPLD  FPGA    

高速狀態(tài)下使用CPLD實(shí)現(xiàn)狀態(tài)機(jī)的辦法

  • 本文給出了采用這些技術(shù)的高速環(huán)境狀態(tài)機(jī)設(shè)計(jì)的規(guī)范及分析方法和優(yōu)化方法，并給出了相應(yīng)的示例。為了使FPGA或CPLD中的狀態(tài)機(jī)設(shè)計(jì)滿足高速環(huán)境要求，設(shè)計(jì)工程師需要認(rèn)識(shí)到以下幾點(diǎn)：寄存器資源和邏輯資源已經(jīng)不是問(wèn)題
  • 關(guān)鍵字： CPLD    

學(xué)習(xí)FPGA應(yīng)注意的問(wèn)題

  • FPGA的基礎(chǔ)就是數(shù)字電路和HDL語(yǔ)言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書(shū)，不管是哪個(gè)版本的，這個(gè)是基礎(chǔ)，多了解也有助于形成硬件設(shè)計(jì)的思想。在語(yǔ)言方面，建議初學(xué)者學(xué)習(xí)Verilog語(yǔ)言，VHDL語(yǔ)言語(yǔ)法規(guī)范嚴(yán)格，調(diào)試起來(lái)很慢，Verilog語(yǔ)言容易上手，而且，一般大型企業(yè)都是用Verilog語(yǔ)言。
  • 關(guān)鍵字： 賽靈思  FPGA  HDL  

FPGA入門知識(shí)

  • 目前以硬件描述語(yǔ)言(Verilog 或 VHDL)所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門電路(比如AND、OR、XOR、NOT)或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器(Flip-flop)或者其他更加完整的記憶塊。
  • 關(guān)鍵字： 賽靈思  FPGA  Verilog  

FPGA發(fā)展史

  • 何一個(gè)從事后看來(lái)很成功的新事物從誕生到發(fā)展壯大都不可避免地經(jīng)歷過(guò)艱難的歷程并可能成為被研究的案例，F(xiàn)PGA也不例外。
  • 關(guān)鍵字： 賽靈思  FPGA  XC2064  

FPGA與ASIC

  • ASIC 和 FPGA 具有不同的價(jià)值主張，在作出選擇前必須仔細(xì)評(píng)估。兩種種技術(shù)對(duì)比。這里介紹了 ASIC 和 FPGA 的優(yōu)勢(shì)與劣勢(shì):
  • 關(guān)鍵字： 賽靈思  ASIC  FPGA  

什么是 FPGA？

  • 現(xiàn)場(chǎng)可編程門陣列 (FPGA) 是由通過(guò)可編程互連連接的可配置邏輯塊 (CLB) 矩陣構(gòu)成的可編程半導(dǎo)體器件。相對(duì)于專為特定設(shè)計(jì)定制構(gòu)建的專用集成電路 (ASIC) 而言，F(xiàn)PGA 能通過(guò)編程來(lái)滿足應(yīng)用和功能要求。
  • 關(guān)鍵字： 賽靈思  FPGA  ASIC  

Xilinx公司介紹

  • Xilinx(賽靈思)是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。客戶使用Xilinx及其合作伙伴的自動(dòng)化軟件工具和IP核對(duì)器件進(jìn)行編程，從而完成特定的邏輯操作。Xilinx公司成立于 1984年，Xilinx首創(chuàng)了現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)這一創(chuàng)新性的技術(shù)，并于1985年首次推出商業(yè)化產(chǎn)品。
  • 關(guān)鍵字： Xilinx  半導(dǎo)體  CPLD  

調(diào)試FPGA硬件系統(tǒng)的一般步驟方法

  • 在調(diào)試FPGA電路時(shí)要遵循一定的原則和技巧，才能減少調(diào)試時(shí)間，避免誤操作損壞電路。一般情況下，可以參考以下步驟進(jìn)行FPGA硬件系統(tǒng)的調(diào)試。
    （1）首先在焊接硬件電路時(shí)，只焊接電源部分。使用萬(wàn)用表進(jìn)行測(cè)試，排除電
  • 關(guān)鍵字： FPGA  調(diào)試  硬件系統(tǒng)  方法    

基于SD卡的Virtex FPGA 配置方案

  • 本文首先簡(jiǎn)略介紹了幾種當(dāng)前對(duì)Virtex 系列FPGA 進(jìn)行配置的方式和其不足之處， 在此基礎(chǔ)上提出了一種使用微處理器讀取SD 卡中的配置數(shù)據(jù)，并通過(guò)SELECTMAP 接口 對(duì)FPGA 進(jìn)行配置的方案，并輔以電路圖和工作流程圖，以及配置數(shù)據(jù)在SD 卡中的存儲(chǔ)方 式進(jìn)行說(shuō)明。采用此配置方案可以使產(chǎn)品更新只涉及到修改SD 卡中的數(shù)據(jù)，方便靈活，有 利于降低大規(guī)模產(chǎn)品升級(jí)時(shí)的成本，適用于通信、工控等多個(gè)領(lǐng)域。
  • 關(guān)鍵字： Virtex  FPGA  SD卡  方案    

51單片機(jī)加CPLD讓系統(tǒng)更高效

  • 　一、引言　　單片機(jī)市場(chǎng)可以用巨無(wú)霸來(lái)形容，其中51 單片機(jī)使用者就更多了，針對(duì)51 單片機(jī)無(wú)需更多的介紹，這里必須強(qiáng)調(diào)一點(diǎn)，只要你精通了51 單片機(jī)，以后在實(shí)際工作中選用其它單片機(jī)也很容易了，這就是初學(xué)者學(xué)習(xí)
  • 關(guān)鍵字： CPLD  51單片機(jī)  系統(tǒng)    

基于FPGA的SPI4.2接口設(shè)計(jì)

  • 1．引言SPI-4.2（System Packet Interface）是 OIF（Optical Internetworking Forum）定義的局部高速總線標(biāo)準(zhǔn)，用于 PHY層芯片到鏈路層芯片的 10Gbps信號(hào)傳輸。主要應(yīng)用有 OC-192 ATM、Packet over SONET/SDH（POS）
  • 關(guān)鍵字： FPGA  4.2  SPI  接口設(shè)計(jì)    
共7033條 271/469 |‹ « 269 270 271 272 273 274 275 276 277 278 » ›|

cpld／fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473